Electrosens R&D

RISC-V dans l’embarqué en 2026 : l’open source passe à l’échelle industrielle

Electrosens ElectroTech · 26 July 2026

RISC-V dans l’embarqué en 2026 : l’open source passe à l’échelle industrielle

Alors que la fondation RISC-V International revendique plus de 4 600 membres et que les prévisions de marché tablent sur 8,57 milliards de dollars en 2030, l’écosystème des microcontrôleurs RISC-V connaît une accélération sans précédent en 2026. Entre nouveaux SoC d’Espressif, partenariats industriels et premiers retours d’expérience concrets, l’architecture ouverte semble enfin sortir de l’ombre des Cortex‑M. Mais la maturité logicielle et la fragmentation des extensions restent des obstacles à une adoption massive.

2026, l’année charnière pour RISC-V dans l’embarqué

Le 5 février 2026, lors du FOSDEM 2026 à Bruxelles, Afonso Oliveira présentait une session intitulée « RISC-V hardware is here, what about software ». Cette intervention résumait à elle seule le sentiment général : le matériel RISC-V est désormais une réalité tangible, mais l’écosystème logiciel doit encore rattraper son retard. La fondation RISC-V International, créée en 2015, compte aujourd’hui plus de 4 600 membres (contre 4 000 en 2025), parmi lesquels Google, Intel, Qualcomm, Samsung, IBM et Espressif. Les projections de marché, bien que non vérifiées indépendamment dans nos sources, évoquent un marché de 8,57 milliards de dollars en 2030, avec un taux de croissance annuel composé (CAGR) de 30,7 %. Plus frappant encore : la même présentation à FOSDEM prévoit plus de 16 milliards de SoC RISC-V en circulation d’ici 2030.

Cette année 2026 est marquée par une série d’annonces qui confirment l’entrée de RISC-V dans une phase industrielle. Espressif a dévoilé le 26 mars 2026 son nouveau SoC ESP32-S31, un dual‑core RISC-V à 320 MHz doté de Wi‑Fi 6, Bluetooth 5.4 et Ethernet Gigabit. Quelques mois plus tard, en juin 2026, des rumeurs insistantes font état d’une possible acquisition de Tenstorrent par Qualcomm pour un montant de 10 à 14 milliards de dollars, dans le but de contester la domination de NVIDIA dans l’IA. Parallèlement, Arteris et MIPS ont annoncé un partenariat pour accélérer le développement de plateformes d’IA physique. Enfin, la start-up ASYGN a présenté le ColibryNPU, un microcontrôleur ultra‑basse consommation dédié à l’IA embarquée. Autant de signaux qui indiquent que RISC-V n’est plus une curiosité de laboratoire, mais bien une alternative crédible aux architectures propriétaires.

Pourtant, le chemin vers une adoption massive reste semé d’embûches. La modularité même de RISC-V, avec plus de 70 extensions disponibles, fragmente l’écosystème et complique la portabilité logicielle. Les outils de développement, bien qu’en progrès, ne sont pas encore au niveau de maturité des chaînes ARM. Et les prix des puces RISC-V, pour l’instant, peinent à concurrencer les Cortex‑M en très gros volumes.

ESP32-S31 et ESP32-P4 : Les fers de lance de l’IoT RISC-V en 2026

Espressif Systems, déjà connu pour ses ESP8266 et ESP32 sous architecture Tensilica Xtensa, a opéré un virage stratégique vers RISC-V dès 2021 avec l’ESP32-C3. En 2026, deux SoC incarnent cette transition : l’ESP32-P4, annoncé début 2023 mais toujours d’actualité, et le tout nouveau ESP32-S31, dévoilé le 26 mars 2026.

Source : aestechno.com

ESP32-P4 : le processeur d’edge computing sans fil

L’ESP32-P4 est un SoC double cœur RISC-V 32 bits cadencé à 400 MHz pour les cœurs haute performance (HP-Cores), accompagné d’un troisième cœur basse consommation à 40 MHz (LP-Core). Il embarque des extensions dédiées à l’IA (vecteurs, multiplication matricielle) et une unité de calcul en virgule flottante (FPU). Ses interfaces incluent MIPI CSI (caméra) et DSI (affichage), USB OTG 2.0, Ethernet, SDIO Host 3.0, et plus de 50 GPIO. Jusqu’à 32 Mo de PSRAM sont supportés, avec un encodeur H.264 matériel. Ce SoC cible explicitement les applications d’edge computing, d’interfaces homme‑machine (HMI) et d’IA embarquée, mais il ne propose aucune connectivité sans fil intégrée – un choix délibéré pour se concentrer sur la puissance de calcul.

ESP32-S31 : le connecteur universel

L’ESP32-S31, quant à lui, est un SoC dual‑core RISC-V à 320 MHz, doté d’une MMU, d’une unité SIMD 128 bits, de 512 Ko de SRAM, et supportant la PSRAM DDR à 250 MHz. Côté connectivité, il offre le Wi‑Fi 6 (802.11ax), le Bluetooth 5.4, l’IEEE 802.15.4 (Thread/Zigbee), et surtout un port Ethernet 1000 Mbps. Ce positionnement en fait un candidat idéal pour l’IoT industriel, les passerelles domestiques et les applications nécessitant à la fois une connectivité sans fil moderne et une interface filaire haut débit. Aucun benchmark (CoreMark, EEMBC) n’a été publié par Espressif dans le communiqué officiel, mais les spécifications techniques suggèrent des performances nettement supérieures à celles de l’ESP32 classique (Xtensa dual‑core 240 MHz).

Caractéristique ESP32 classique (Xtensa) ESP32-P4 (RISC-V) ESP32-S31 (RISC-V)
Architecture Tensilica Xtensa LX6 RISC-V 32 bits RISC-V 32 bits
Cœurs 2 × 240 MHz 2 × 400 MHz + 1 × 40 MHz 2 × 320 MHz
Connectivité Wi‑Fi 4, BT 4.2 Aucune (filaire) Wi‑Fi 6, BT 5.4, 802.15.4, Ethernet 1 Gbps
Mémoire 520 Ko SRAM Jusqu’à 32 Mo PSRAM 512 Ko SRAM + PSRAM DDR 250 MHz
Extensions IA Non Oui (vecteurs, FPU) SIMD 128 bits
Interfaces SPI, I2C, UART, CAN MIPI CSI/DSI, USB OTG, Ethernet Ethernet 1 Gbps, USB OTG
Annonce 2016 Début 2023 26 mars 2026

Ces deux SoC illustrent la stratégie d’Espressif : couvrir le spectre de l’embarqué, de l’IoT connecté à l’edge computing, en utilisant RISC-V comme colonne vertébrale. L’ESP32-P4, bien qu’annoncé il y a trois ans, reste pertinent en 2026 grâce à ses capacités IA et ses interfaces MIPI, tandis que l’ESP32-S31 apporte une connectivité de pointe qui manquait à la gamme.

Benchmarks et performances : ce que les chiffres (ne) disent pas

L’un des points les plus frustrants pour les ingénieurs en 2026 est le manque criant de benchmarks standardisés pour les microcontrôleurs RISC-V. Alors que les Cortex‑M d’ARM sont régulièrement évalués via CoreMark ou les suites EEMBC, les puces RISC-V embarquées récentes – ESP32-S31, ESP32-P4, ColibryNPU – n’ont fait l’objet d’aucun test indépendant publié à ce jour.

Le seul chiffre disponible dans nos sources concerne le Milk‑V Titan, un mini‑PC RISC-V à 329 $ équipé de 8 cœurs à 2 GHz. Il obtient un score SPECint2006 de 17,9 par GHz, soit environ 30 % plus rapide que le DeepComputing DC‑ROMA d’ESWIN. Mais le Titan n’est pas un microcontrôleur : c’est un processeur destiné au desktop ou au serveur, avec une consommation et un coût sans commune mesure avec l’embarqué.

Pour les microcontrôleurs, nous devons nous contenter de comparaisons qualitatives. L’ESP32-S31, avec ses 320 MHz et son SIMD 128 bits, devrait offrir des performances brutes supérieures à un STM32H7 (Cortex‑M7 à 480 MHz) en calcul vectoriel, mais inférieures en traitement généraliste à cause de l’absence de cache L1 de grande taille. Le nRF5340 de Nordic (dual‑core Cortex‑M33 à 128 MHz) est loin derrière en puissance de calcul, mais il bénéficie d’une consommation ultra‑faible et d’un écosystème Bluetooth mature.

Ce manque de benchmarks s’explique par plusieurs facteurs : la jeunesse relative des outils de développement RISC-V, la diversité des extensions (chaque fabricant peut implémenter un sous‑ensemble différent), et l’absence d’une organisation centralisée imposant des tests standardisés. Les équipes d’ingénieurs doivent donc se fier aux spécifications brutes et à leurs propres prototypages, ce qui freine l’adoption dans les projets industriels où la prédictibilité des performances est cruciale.

Logiciel embarqué : la maturité des outils en question

La session FOSDEM 2026 a mis en lumière les progrès et les lacunes de la stack logicielle RISC-V. Du côté des compilateurs, GCC et LLVM/Clang supportent désormais la plupart des extensions courantes (I, M, A, F, D, C, Zicsr, Zifencei). Qemu permet l’émulation de systèmes RISC-V complets, et OpenSBI (Open Supervisor Binary Interface) fournit une couche d’abstraction pour les systèmes Linux. Les RTOS comme Zephyr et FreeRTOS sont portés sur RISC-V, avec un support croissant pour les cœurs basse consommation.

Source : sifive.com

Cependant, la fragmentation reste le problème numéro un. Avec plus de 70 extensions officielles, chaque fabricant peut choisir un sous‑ensemble différent. Un code compilé pour un cœur avec l’extension P (packed SIMD) ne fonctionnera pas sur un cœur qui ne l’a pas. Les profils standardisés RVA, RVB et RVM, présentés à FOSDEM, tentent d’harmoniser les choses, mais leur adoption par l’industrie est encore partielle.

Du côté des IDE, Arduino supporte l’ESP32-C3 et l’ESP32-C6 via le core ESP32, et PlatformIO intègre les chaînes de compilation RISC-V. Mais les IDE propriétaires (Keil, IAR) restent largement centrés sur ARM. Le débogage avec OpenOCD et les probes JTAG/SWD fonctionne, mais la qualité des drivers et la stabilité des sessions de debug sont inférieures à ce que propose ARM avec CMSIS-DAP ou SEGGER J-Link.

Un webinaire Elektor Lab Talk #28, tenu le 28 janvier 2025, avait déjà abordé ces questions avec des formateurs comme Vincent Defert. Les participants ont pu tester la carte ESP32-C3-DevKitM-1, qui reste une référence pour l’apprentissage de RISC-V. Mais les retours d’expérience de la communauté maker, bien que positifs sur la prise en main, signalent des difficultés avec les bibliothèques périphériques : certaines sont encore en développement, et la documentation n’est pas toujours à jour.

IoT, edge AI, automotive : quels segments sont vraiment conquis ?

L’adoption de RISC-V dans l’embarqué est inégale selon les segments. L’IoT connecté est sans doute le plus avancé, grâce à des produits comme l’ESP32-C3 (sorti en 2021, compatible broche à broche avec l’ESP8266) et le nouvel ESP32-S31. Les passerelles domestiques, les capteurs intelligents et les dispositifs de contrôle d’accès commencent à utiliser des cœurs RISC-V, souvent en remplacement de solutions ARM ou Xtensa.

L’edge computing et l’IA embarquée sont également en plein essor. L’ESP32-P4, avec ses extensions vectorielles et son encodeur H.264, est déployé dans des interfaces homme‑machine et des systèmes de vision embarquée. Le ColibryNPU d’ASYGN, annoncé en 2026, cible spécifiquement l’IA ultra‑basse consommation, avec un NPU intégré pour l’inférence sur le bord.

L’automobile et le contrôle industriel restent en revanche dominés par ARM. Les raisons sont multiples : certifications de sécurité fonctionnelle (ISO 26262, IEC 61508) encore rares pour les cœurs RISC-V, bibliothèques temps réel (AUTOSAR) non portées, et absence de fournisseurs établis comme NXP, STMicroelectronics ou Infineon proposant des gammes complètes. Quelques acteurs comme SiFive ou Andes Technology travaillent sur des cœurs certifiés, mais en 2026, aucun microcontrôleur RISC-V ne peut prétendre concurrencer un S32K ou un TC3xx dans l’automobile.

Un fait marquant est l’intégration par NVIDIA de 1 milliard de cœurs RISC-V dans ses GPU dès 2024, utilisés pour la gestion du compute, de l’alimentation et de la sécurité. C’est une adoption massive, mais indirecte : ces cœurs ne sont pas programmables par l’utilisateur final et ne constituent donc pas un marché pour les développeurs embarqués.

Segment Adoption RISC-V en 2026 Exemples Freins principaux
IoT connecté Forte ESP32-C3, ESP32-S31 Prix encore supérieur aux Cortex‑M en très gros volumes
Edge computing / IA Croissante ESP32-P4, ColibryNPU Manque de bibliothèques d’inférence optimisées
Automobile Faible Aucun produit grand public Absence de certifications ISO 26262, écosystème AUTOSAR
Contrôle industriel Faible Projets open source Pas de RTOS certifiés, debug limité
Wearables Émergente SiFive HiFive, K210 Consommation encore élevée face aux Cortex‑M0+

La communauté maker à l’épreuve du RISC-V

Pour les makers, RISC-V n’est plus une terra incognita. La carte ESP32-C3-DevKitM-1, compatible broche à broche avec l’ESP8266, permet une transition en douceur. Les modules SiFive HiFive et les cartes Sipeed Maix (avec le processeur Kendryte K210) offrent des alternatives pour l’IA embarquée. Le mini‑PC Zuiki, basé sur une architecture RISC-V, a été décrit comme une « curiosité technique fascinante » par la presse, mais il reste un produit de niche.

Source : elegartech.fr

Les retours d’expérience sur les forums et les réseaux sociaux soulignent une courbe d’apprentissage raisonnable pour ceux qui maîtrisent déjà Arduino ou ESP-IDF. La documentation d’Espressif est jugée bonne, et PlatformIO simplifie la gestion des chaînes de compilation. En revanche, la disponibilité des bibliothèques pour des capteurs exotiques ou des protocoles propriétaires est inférieure à celle d’ARM. Les makers doivent souvent écrire eux-mêmes les drivers, ce qui peut être un frein pour les projets rapides.

Un webinaire Elektor Lab Talk #28, organisé le 28 janvier 2025, a permis à des centaines de participants de découvrir RISC-V avec des experts. Les cartes ESP32-C3 offertes en lot ont suscité un vif intérêt. Mais comme le notent les organisateurs, « la communauté maker est enthousiaste, mais elle attend des outils aussi matures que ceux d’ARM pour passer à l’échelle ».

Fragmentation, coûts et concurrence : les freins qui persistent

Malgré les progrès, plusieurs obstacles structurels limitent l’adoption massive de RISC-V dans l’embarqué.

Fragmentation des extensions : Avec plus de 70 extensions officielles, la portabilité logicielle est un casse‑tête. Un programme compilé pour un cœur avec l’extension V (vectorielle) ne fonctionnera pas sur un cœur sans cette extension. Les profils RVA, RVB et RVM, présentés à FOSDEM 2026, visent à standardiser des sous‑ensembles, mais ils ne sont pas encore universellement adoptés.

Coûts : En 2026, les microcontrôleurs RISC-V restent légèrement plus chers que leurs équivalents Cortex‑M en très gros volumes (centaines de milliers d’unités). La raison tient à des volumes de production encore modestes et à des coûts de conception non amortis. Pour un projet IoT à 10 000 pièces, la différence est négligeable ; pour un équipementier automobile commandant 10 millions de pièces, elle peut peser.

Écosystème de développement : Les IDE propriétaires (Keil, IAR) ne supportent pas RISC-V. Les débogueurs matériels (J-Link, ST-Link) sont compatibles via OpenOCD, mais la stabilité et les fonctionnalités avancées (trace, streaming) sont inférieures. Les bibliothèques de middleware (TCP/IP, USB, cryptographie) sont moins riches que celles proposées par ARM (CMSIS, mbed).

Concurrence d’ARM : ARM reste le standard de facto avec des gammes allant du Cortex‑M0 (quelques centimes) au Cortex‑M85 (hautes performances). Les licences ARM sont payantes, mais le coût est dilué dans des volumes énormes. RISC-V, bien que libre de droits, impose des coûts de développement internes pour intégrer et valider les cœurs.

Vers 2030 : RISC-V peut-il devenir le standard de l’embarqué ?

Les projections sont ambitieuses : 16 milliards de SoC RISC-V d’ici 2030, un marché de 25,73 milliards de dollars en 2034, une croissance CAGR de 30,7 %. L’Asie‑Pacifique représentait 40,5 % du marché en 2024, avec la Chine à elle seule pour 294,2 millions de dollars. Ces chiffres, issus de sources non vérifiées indépendamment, donnent le ton.

Plusieurs facteurs pourraient accélérer l’adoption. L’IA embarquée est un moteur puissant : les extensions vectorielles et les NPU intégrés (ColibryNPU, ESP32-P4) offrent des performances compétitives pour l’inférence sur le bord. Les partenariats industriels, comme celui entre Arteris et MIPS, ou la possible acquisition de Tenstorrent par Qualcomm, montrent que les grands acteurs misent sur RISC-V pour concurrencer NVIDIA et ARM.

Mais la domination d’ARM dans l’embarqué grand public (smartphones, wearables, automobile) n’est pas près d’être renversée. Les Cortex‑M bénéficient de décennies d’optimisation, d’une chaîne d’outils mature et d’une certification éprouvée. RISC-V devra encore prouver sa fiabilité dans des applications critiques et réduire ses coûts pour les très gros volumes.

En 2026, l’écosystème RISC-V embarqué est comparable à Linux au début des années 2000 : prometteur, en pleine croissance, mais pas encore le choix par défaut. Pour les ingénieurs et les makers, c’est le moment idéal pour explorer, expérimenter et contribuer. Pour les industriels, le passage à RISC-V doit être mûrement réfléchi, en pesant les bénéfices de l’ouverture et de la flexibilité face aux coûts de migration.

Une chose est sûre : 2026 restera comme l’année où RISC-V a cessé d’être une alternative exotique pour devenir un acteur incontournable de l’embarqué. Reste à savoir si 2030 sera l’année de la bascule.

Sources

Article recherché et rédigé automatiquement · Magazine Electrosens
📬 Restez à la pointe
Recevez chaque semaine les nouveautés de ce magazine par email.
💬 Une remarque, une correction ?
Aidez-nous à améliorer cet article. Nous prenons en compte vos retours.

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *