ElectroTech · 5 September 2026

MRAM 5 nm : la mémoire qui va changer l’IA embarquée ?

Le 13 juin 2026, à Hawaï, Samsung a présenté la première cellule MRAM gravée en 5 nm. Une annonce qui, au-delà du simple exploit de gravure, pourrait redéfinir l’équilibre entre mémoire et calcul dans les SoC d’IA embarquée. Décryptage d’une avancée technique majeure, de ses promesses et des obstacles qui restent à franchir.

Hawaï, 13 juin 2026 : Samsung sort la première cellule MRAM en 5 nm

C’est une scène familière aux habitués des grands rendez-vous de la microélectronique : une salle de conférence climatisée, des ingénieurs venus du monde entier, et une présentation technique qui, sur le papier, ne paie pas de mine. Mais le samedi 13 juin 2026, au IEEE VLSI Symposium de Hawaï, la présentation de l’équipe de Samsung Electronics dirigée par Song Jai-hyuk, CTO du groupe, a eu un écho particulier. L’entreprise y dévoilait la première cellule MRAM (Magneto-resistive Random Access Memory) gravée en 5 nm — une « première mondiale » qui place le géant coréen en tête de la course aux mémoires dites « dream memory », ces technologies non volatiles qui ambitionnent de remplacer à la fois la SRAM des caches et la flash du stockage embarqué.

L’annonce, rapportée par le Seoul Economic Daily le 12 juin 2026, est doublement symbolique. D’abord parce qu’elle intervient à peine quatre mois après la présentation du nœud 8 nm à l’ISSCC de février 2026. Ensuite parce qu’elle confirme une stratégie industrielle claire : Samsung ne se contente plus d’aligner les records de densité, il veut imposer la MRAM comme une technologie de rupture pour l’IA sur appareil, l’automobile et l’Internet des objets. Le VLSI Symposium, rendez-vous académique de référence, sert ici de tribune pour valider scientifiquement une avancée que l’entreprise compte bien transformer en production de masse d’ici 2027.

Pour les concepteurs, l’enjeu dépasse la simple fiche technique. La MRAM 5 nm n’est pas une évolution incrémentale : elle combine une densité record, une endurance inédite et une compatibilité avec les flux de conception des SoC avancés. Autrement dit, elle pourrait bien devenir le chaînon manquant entre la mémoire embarquée classique et le calcul en mémoire (in-memory computing) que l’industrie attend pour faire tourner des modèles d’IA locaux sans dépendre du cloud.

De la 28 nm à la 5 nm : la lente conquête de l’échelle

Pour mesurer le chemin parcouru, il faut revenir aux origines. Samsung a lancé la production de masse de sa première MRAM en 28 nm en 2018. À l’époque, la technologie était encore confidentielle, réservée à des applications de niche comme les cartes à puce ou certains microcontrôleurs sécurisés. Le passage au 14 nm en 2024 a marqué un premier tournant : la densité a bondi, la vitesse d’écriture s’est améliorée, et l’automobile a commencé à s’y intéresser sérieusement.

Puis, en février 2026, Samsung a dévoilé le nœud 8 nm à l’ISSCC. Les chiffres avancés alors — une augmentation de 62,5 % de la vitesse d’écriture par rapport au 14 nm et une densité de stockage de 19,94 Mbit/mm² — ont impressionné, même si ces données proviennent d’une source secondaire et n’ont pas été officiellement confirmées. Quatre mois plus tard, le 5 nm est présenté. Ce n’est pas une simple réduction d’échelle : c’est un saut qualitatif.

Pourquoi ? Parce que la MRAM repose sur une jonction tunnel magnétique (MTJ), un empilement de couches magnétiques dont la résistance varie selon l’orientation de l’aimantation. Réduire la gravure signifie réduire la taille de cette jonction, ce qui augmente les fuites de courant et dégrade la stabilité thermique. Chaque nœud a donc exigé des innovations dans les matériaux, l’architecture de la cellule et les procédés de fabrication. Le passage au 5 nm, avec des transistors FinFET (ou peut-être GAA, mais l’information n’est pas confirmée), repousse ces limites bien plus loin que ce que la simple loi de Moore laissait espérer.

Le tableau ci-dessous résume la trajectoire des nœuds MRAM de Samsung :

Le défi technique : dompter les fuites de courant à 150 °C

La principale difficulté que Samsung a dû surmonter pour le nœud 5 nm est la fuite de courant (leakage current) dans la jonction tunnel magnétique. À mesure que la cellule rétrécit, la barrière tunnel — une fine couche d’oxyde de magnésium (MgO) — devient plus difficile à contrôler. Les électrons finissent par passer à travers, ce qui dégrade la fiabilité de la cellule et sa capacité à conserver l’information.

Samsung affirme avoir résolu ce problème, et les chiffres avancés sont éloquents : la cellule 5 nm fonctionne de -40 °C à +150 °C, une plage de température qui couvre les exigences les plus sévères de l’automobile. Mieux, elle répond à la norme AEC-Q100, le standard de qualification des composants électroniques pour véhicules. C’est un signal fort : Samsung ne vise pas seulement le marché des smartphones ou des objets connectés, mais bien celui des calculateurs automobiles, où la fiabilité est non négociable.

Ce n’est pas un détail. Dans un véhicule, les composants électroniques sont soumis à des variations thermiques extrêmes, des vibrations et des cycles d’alimentation imprévisibles. Une mémoire qui tient à 150 °C sans perdre ses données est un Graal pour les architectes de systèmes ADAS (aide à la conduite) ou de calculateurs de bord. La MRAM 5 nm, avec sa non-volatilité, permet en outre une extinction instantanée des modules — un atout majeur pour réduire la consommation en veille, là où la DRAM doit être constamment rafraîchie.

Reste que la tenue en température n’est qu’un aspect. Les ingénieurs attendent du papier VLSI complet des données précises sur la rétention à 85 °C (la température de référence pour les applications grand public), l’endurance en cycles d’écriture et la latence. Ces chiffres, cruciaux pour dimensionner les futurs SoC, n’ont pas encore été rendus publics dans les sources disponibles.

STT, SOT, MTJ : ce que la fiche technique ne dit pas encore

L’annonce de Samsung est riche en promesses, mais elle laisse aussi des zones d’ombre. La première concerne l’architecture de la cellule : s’agit-il d’une STT-MRAM (Spin-Transfer Torque) classique ou d’une SOT-MRAM (Spin-Orbit Torque) plus exotique ? Les sources disponibles mentionnent « MRAM » et « MTJ », mais ne précisent pas la variante. La STT est la technologie dominante, mature et industrialisée ; la SOT, plus rapide et plus endurante, reste au stade de la recherche. Si Samsung a opté pour la SOT, l’annonce serait encore plus significative — mais rien ne permet de l’affirmer.

Deuxième inconnue : les matériaux de l’empilement magnétique. Les MTJ modernes utilisent des couches de CoFeB/MgO, mais les nœuds avancés pourraient nécessiter des alliages plus complexes ou des couches de métaux lourds pour améliorer l’efficacité de la commutation. Là encore, le papier VLSI devrait apporter des précisions.

Troisième point : le type de transistor. Le nœud 5 nm de Samsung est historiquement associé aux FinFET, mais l’entreprise a commencé à introduire des transistors GAA (Gate-All-Around) sur ses nœuds les plus avancés. Si la cellule MRAM utilise des GAA, cela changerait la donne en termes de courant de commande et de consommation. Mais aucune source ne le confirme.

Enfin, les données chiffrées manquent cruellement. Latence de lecture et d’écriture en nanosecondes, endurance en cycles, densité en Mb/mm² : tout cela reste à publier. Les seuls chiffres disponibles concernent le nœud 8 nm (19,94 Mbit/mm², +62,5 % de vitesse d’écriture), et ils proviennent d’une source unique non recoupée. Les ingénieurs devront donc attendre la publication complète du papier VLSI pour évaluer sérieusement la technologie.

L’IA embarquée change de paradigme : le calcul en mémoire (in-memory computing)

C’est ici que la MRAM 5 nm prend tout son sens. L’IA sur appareil (on-device AI) souffre d’un goulot d’étranglement fondamental : le transfert de données entre la mémoire et le processeur. Chaque opération d’inférence nécessite de charger des poids et des activations depuis la mémoire, ce qui consomme de l’énergie et du temps. Le calcul en mémoire (in-memory computing) vise à effectuer les opérations directement dans la matrice mémoire, en exploitant les lois physiques (comme la loi d’Ohm) pour réaliser des multiplications vectorielles.

Samsung a déjà démontré le potentiel de cette approche. En 2022, son institut de recherche SAIT (Samsung Advanced Institute of Technology) a publié dans la revue Nature une étude montrant un réseau crossbar MRAM capable d’atteindre 98 % de précision sur des tâches de reconnaissance d’images. C’était une première mondiale, et elle a ouvert la voie à des architectures où la mémoire n’est plus un simple entrepôt de données, mais un véritable coprocesseur de calcul.

La MRAM 5 nm rend cette approche plus crédible. Sa densité accrue permet d’embarquer des matrices de poids plus grandes dans un espace réduit ; sa non-volatilité élimine le besoin de rafraîchir les données ; et son endurance (10^10 à 10^14 cycles d’écriture, selon les données génériques de la technologie) autorise des mises à jour fréquentes des modèles, ce que la NAND flash ne permet pas (10^3 à 10^5 cycles).

Pour les workloads d’inférence locale — reconnaissance vocale, vision par ordinateur, assistants personnels —, la promesse est séduisante : des modèles qui tournent en quelques milliwatts, sans connexion cloud, avec une latence réduite et une confidentialité préservée. Des techniques comme TurboQuant de Google (présenté à l’ICLR 2026), qui compresse le cache KV à 3 bits sans perte de précision, pourraient se combiner avec la MRAM pour créer des systèmes d’IA embarquée d’un nouveau genre.

MRAM contre HBM et flash : la bataille des mémoires de l’IA

Pour bien comprendre la position de la MRAM 5 nm, il faut la comparer aux autres technologies de mémoire. Le tableau ci-dessous synthétise les différences fondamentales :

Face au HBM (High Bandwidth Memory), utilisé massivement dans les data centers pour l’entraînement de modèles d’IA, la MRAM 5 nm ne joue pas dans la même catégorie. Le HBM offre des bandes passantes de plusieurs téraoctets par seconde, indispensables pour les charges de travail d’entraînement. La MRAM, elle, vise plutôt l’inférence embarquée, où la latence et la consommation priment sur la bande passante brute.

Face à la NAND flash, la MRAM est imbattable en endurance et en vitesse d’écriture. Mais elle reste plus chère à produire et offre une densité inférieure. Pour les objets connectés où le stockage de masse domine (photos, vidéos, journaux), la NAND garde l’avantage. En revanche, pour les applications qui nécessitent des écritures fréquentes et fiables — journalisation, mises à jour OTA, paramètres de configuration —, la MRAM est imbattable.

La vraie bataille se joue donc sur le terrain des caches de dernier niveau (LLC) et de la mémoire unifiée. Si la MRAM 5 nm peut remplacer la SRAM dans les caches L2/L3, elle offrirait une densité supérieure pour une consommation en veille nulle, au prix d’une latence d’écriture plus élevée. Les architectes devront arbitrer : pour les workloads où les lectures dominent (inférence IA), la MRAM est idéale ; pour les workloads à forte proportion d’écritures, la SRAM garde l’avantage.

Un écosystème en mouvement : vers une production de masse en 2027 ?

Au-delà de la prouesse technique, c’est la stratégie industrielle de Samsung qui mérite l’attention. L’objectif affiché est une production de masse d’ici 2027, un calendrier ambitieux qui suppose de résoudre les problèmes de rendement et de coût. La MRAM 5 nm nécessite des équipements de gravure et de dépôt de couches minces extrêmement précis, et le moindre défaut dans l’empilement magnétique peut rendre la cellule inutilisable.

Samsung n’est pas seul sur ce créneau. TSMC et Intel travaillent également sur des mémoires émergentes, et la course aux nœuds avancés s’intensifie. Mais Samsung dispose d’un avantage : son intégration verticale, de la fonderie à la conception de mémoires, lui permet d’optimiser conjointement le procédé et la cellule. C’est ce qui lui a permis de passer du 8 nm au 5 nm en seulement quatre mois, un rythme impressionnant.

Pour les concepteurs de SoC, l’arrivée de la MRAM 5 nm ouvre des perspectives concrètes. Les prochains flagships de smartphones, les calculateurs automobiles et les modules IoT pourraient intégrer cette mémoire dès 2027. Les outils de conception (EDA) devront s’adapter pour prendre en compte les caractéristiques spécifiques de la MRAM — notamment sa latence d’écriture et sa consommation dynamique —, mais les grands éditeurs travaillent déjà sur ces extensions.

Conclusion : une avancée majeure, mais des questions en suspens

La présentation de la première cellule MRAM en 5 nm par Samsung est indéniablement une avancée majeure. Elle démontre que la technologie a franchi un cap en termes de densité, de fiabilité et de compatibilité avec les nœuds avancés. Pour l’IA embarquée, elle pourrait être le catalyseur qui permettra de faire tourner des modèles locaux performants sans sacrifier l’autonomie des appareils.

Mais il reste des zones d’ombre. Les données chiffrées complètes (latence, endurance, densité) ne sont pas encore publiques, et la variante exacte de la technologie (STT ou SOT) n’est pas confirmée. Le calendrier de production de masse, annoncé pour 2027, devra être tenu — un défi industriel considérable. Enfin, la concurrence ne dort pas : TSMC et Intel pourraient répondre avec leurs propres solutions.

Une chose est sûre : la MRAM n’est plus une curiosité de laboratoire. Elle est en train de devenir une option crédible pour les concepteurs de systèmes embarqués, et le nœud 5 nm de Samsung marque une étape décisive dans cette maturation. Les prochains mois seront cruciaux pour voir si les promesses se concrétisent.

Sources

• Seoul Economic Daily, 12 juin 2026 (annonce de la cellule MRAM 5 nm)
• IEEE VLSI Symposium, Hawaï, 13 juin 2026 (présentation technique)
• ISSCC, février 2026 (présentation du nœud 8 nm)
• Samsung Advanced Institute of Technology (SAIT), publication Nature 2022 (réseau crossbar MRAM)
• TechInsights, 7 août 2026 (STM32V8, contexte des nœuds avancés)
• Electronics Journal, 31 juillet 2026 (actualité des composants)
• TechTimes, 31 juillet 2026 (fiabilité GaN Samsung, contexte fonderie)

Article recherché et rédigé automatiquement · Magazine Electrosens