---

Le printemps des FPGA : pourquoi 2026 est l’année du maker

En 2026, le paysage des FPGA a profondément changé. La baisse des coûts des puces, l’explosion des outils open source (Yosys, nextpnr, IceStorm) et l’émergence de cartes chinoises ultra-compétitives ont ouvert la voie aux amateurs et aux petits bureaux d’études. Là où il fallait débourser plusieurs centaines d’euros pour une carte Xilinx Spartan-6 il y a dix ans, on trouve aujourd’hui des boards à moins de 40 € capables d’héberger un cœur RISC-V, de piloter un écran HDMI ou de traiter un flux vidéo en temps réel.

Cette démocratisation s’accompagne d’une maturité des chaînes d’outils libres. Le projet Yosys supporte désormais la majorité des familles Lattice et Gowin, et nextpnr permet un placement-routage de qualité professionnelle sans licence payante. Parallèlement, des acteurs comme Sipeed (Tang Nano) ou Gowin proposent des environnements de développement gratuits et complets, tandis que Xilinx (AMD) maintient Vivado WebPACK en accès libre pour ses séries Artix et Spartan.

Un exemple concret : un maker souhaitant réaliser un contrôleur de moteur pas-à-pas avec microstepping peut aujourd’hui le faire sur une TinyFPGA BX (moins de 40 €) en utilisant Yosys et un simple câble USB. Le code Verilog se compile en quelques secondes, et la carte se programme sans matériel supplémentaire. Ce niveau d’accessibilité était impensable il y a cinq ans.

Le FPGA n’est plus un « simple réseau de portes »

Pour bien choisir, il faut d’abord comprendre ce qu’est devenu un FPGA. Comme le rappelle la définition du circuit logique programmable, un PLD est un circuit intégré logique qui peut être programmé après sa fabrication : « l’utilisateur doit donc programmer le circuit avant de l’utiliser », et cette programmation n’est pas algorithmique mais matérielle — on définit une table de connexion et d’interconnexion des portes, via un langage de description de matériel. Des PAL des années 1970 aux CPLD, puis aux FPGA, la lignée est continue ; ce qui change en 2026, c’est l’échelle et le prix d’entrée.

Le guide FPGA 2026 d’EMG2 va plus loin : « d’ici la fin de l’année 2026, les applications liées à l’intelligence artificielle et à la 5G représenteront plus de 30 % des déploiements mondiaux de technologie FPGA ». Le composant « n’est plus un simple réseau de portes logiques, il est devenu le cœur battant d’écosystèmes hétérogènes alliant flexibilité matérielle et puissance de calcul ». Le même guide signale l’arrivée des échantillons de l’Altera Agilex 9 Direct RF et de la gamme AMD Kintex UltraScale+ Gen 2, et détaille les critères de sélection critiques — latence, SWaP — pour arbitrer entre FPGA, GPU et ASIC. Autrement dit : le haut de gamme se complexifie (MPSoC, RFSoC, Versal, Zynq UltraScale+) au moment même où le bas de gamme se banalise. C’est précisément cet écart que ce comparatif explore côté maker.

Les guides d’achat publiés en 2026 confirment la tendance : les comparatifs récents (Testra.be, ModelRec, Logix4u) classent systématiquement en tête des cartes à moins de 50 $, avec une mention spéciale pour le rapport performance/prix des solutions Gowin et Lattice. Le marché n’est plus dominé par les seuls géants américains ; les acteurs chinois ont pris une part significative du segment maker.

Dans le même esprit, l’écosystème RISC-V s’impose aussi dans le monde de la logique programmable, où les soft-cores RISC-V sont devenus monnaie courante. Le projet de GPU maison de Bitluni — un prototype alignant aujourd’hui 8 192 microcontrôleurs RISC-V à 13 centimes, avec une cible de 64 000 puces — illustre cette culture du « beaucoup de petits cœurs ouverts » qui irrigue désormais la scène FPGA. À noter toutefois : ce projet n’a pas encore livré de benchmarks exploitables, et son prototype consomme 2 161 watts pour 320×200 pixels — un rappel utile que la logique programmable et les réseaux de cœurs ont leurs propres murs thermiques.

---

Cinq cartes, cinq ADN : spécifications brutes et choix architecturaux

Avant de plonger dans les benchmarks, posons les caractéristiques techniques des cinq cartes retenues. Le tableau ci-dessous résume les données disponibles – nous avons volontairement omis les chiffres non sourcés pour rester rigoureux.

Carte	FPGA	Ressources logiques	Mémoire embarquée	DSP	Interfaces principales	Prix (approx.)	Outil recommandé
TinyFPGA BX	Lattice iCE40 LP8K	7 680 LUT4 (source : fiche constructeur)	128 Kbit BRAM	Non	GPIO, USB (programmation)	~35 € (estimation)	Yosys + nextpnr (open source)
iCEBreaker	Lattice iCE40UP5K	5 280 LUT4 (source : fiche constructeur)	640 Kbit (30×4 kbit BRAM + 4×128 kbit SPRAM)	8 DSP	GPIO, Pmod, USB	~65 € (Amazon FR)	Yosys + nextpnr (open source)
Nandland Go Board	Lattice iCE40 HX1K	1 200 LUT4 (source : fiche constructeur)	64 Kbit BRAM	Non	VGA, 7 segments, boutons, LED	~50 € (estimation)	Yosys + nextpnr (open source)
Digilent Basys 3	Xilinx Artix-7 XC7A35T	15 850 cellules logiques (source : microcontrollerslab.com)	225 Kbit BRAM	5 DSP48E1	16 switches, 16 LEDs, 4 Pmod, VGA, USB-UART	~199,77 € (Amazon)	Vivado WebPACK (gratuit)
Sipeed Tang Nano 20K	Gowin GW2AR-18	20 K LUT4 (source : modelrec.com)	64 Mbits SDRAM	Non (multiplicateurs intégrés)	HDMI, GPIO, USB, support RISC-V	~34,26 € (Amazon)	Gowin EDA (gratuit)

Commentaires :

• TinyFPGA BX : ultra-compacte, elle se programme directement par USB (pas de câble JTAG). Idéale pour les petits projets logiques ou l’apprentissage, mais ses ressources sont limitées.
• iCEBreaker : conçue pour l’open source, elle embarque un FPGA iCE40UP5K avec plus de LUT que la TinyFPGA. Elle dispose de connecteurs Pmod et d’une communauté active autour de Yosys. Correction importante : contrairement à ce que certains résumés laissent entendre, l’iCE40UP5K intègre bien 8 blocs DSP (multiplieurs 16×16), ce qui la rend capable de petits traitements de signal.
• Nandland Go Board : pensée pour les débutants, avec des périphériques intégrés (VGA, afficheur 7 segments). Son FPGA HX1K est le plus petit de la sélection, parfait pour des designs simples.
• Digilent Basys 3 : la carte la plus puissante et la plus chère. Son Artix-7 offre des cellules logiques abondantes, des DSP et une mémoire BRAM conséquente. Vivado WebPACK est gratuit mais lourd.
• Sipeed Tang Nano 20K : le rapport performance/prix imbattable. 20 K LUT4, 64 Mbits de SDRAM, sortie HDMI, et un prix défiant toute concurrence. Le FPGA Gowin GW2AR-18 supporte RISC-V nativement.

Forces et faiblesses architecturales :

• Les cartes Lattice (TinyFPGA, iCEBreaker, Nandland) excellent par leur écosystème open source mature. En revanche, leurs ressources sont modestes : pas de DSP sur les plus petites, peu de BRAM. Elles conviennent à la logique pure et aux soft-cores simples.
• Le Basys 3 (Artix-7) offre des DSP et une BRAM généreuse, mais son prix et la complexité de Vivado rebutent certains débutants.
• La Tang Nano 20K (Gowin) combine un grand nombre de LUT, de la SDRAM et du HDMI à un prix très bas. L’outil Gowin EDA est gratuit mais moins documenté que Vivado.

Le comparatif de Testra.be (2026) place d’ailleurs la Tang Nano 20K et la Basys 3 dans son top 3, avec la Nandland Go Board en troisième position – un classement qui confirme la pertinence de notre sélection. Logix4u, de son côté, recommande la Basys 3 comme premier choix pour les débutants, avec 178 avis vérifiés sur Amazon, et cite la Tang Primer 25K (28,99 $) comme alternative économique intéressante – une carte que nous n’avons pas retenue ici faute de données suffisantes, mais qui mérite un œil.

Le contexte 2026 : ce que les autres cartes nous apprennent

Un guide d’achat FPGA ne vit pas isolé. La recomposition du marché des cartes de développement éclaire directement nos cinq candidates. Comme le documente notre dossier « Cartes de développement 2026 : le grand basculement », le RISC-V devient grand public, l’IA embarquée s’installe sous les 20 € et les écosystèmes logiciels se multiplient — autant de dynamiques qui pèsent sur le choix d’une carte FPGA.

Premier signal fort : le NPU à moins de 20 €. La StartKit d’Alif Semiconductor, lancée début septembre 2026, met l’inférence neuronale matérielle à portée de bourse étudiante. Ses MCU Ensemble embarquent un cœur Arm Cortex-M55 épaulé d’un accélérateur Ethos-U55 (configurable en 32, 64, 128 ou 256 MAC), de la MRAM, et revendiquent une efficacité énergétique en TinyML 10× supérieure à celle des microcontrôleurs traditionnels. Le prix d’entrée est passé de 29 $ en 2025 à moins de 20 € en 2026. Pourquoi cela concerne-t-il le monde FPGA ? Parce qu’un FPGA d’entrée de gamme qui veut « faire de l’IA » doit désormais se comparer à un MCU à NPU intégré, moins cher et plus simple à programmer. La logique programmable garde l’avantage de la flexibilité et de la latence déterministe, mais elle n’est plus seule sur le créneau du calcul embarqué.

Deuxième signal : la montée en puissance des accélérateurs hétérogènes. Le dossier ST64UWB de STMicroelectronics — famille dévoilée le 10 mars 2026, première à intégrer IEEE 802.15.4ab avec radar et radio narrowband sur une puce, en FD-SOI 18 nm avec Cortex-M85 — montre que l’intégration « tout-en-un » progresse vite. Là encore, le FPGA se positionne comme la plateforme de prototypage et de différenciation face à des SoC de plus en plus intégrés.

Troisième signal, plus prosaïque : la facture cachée. Notre dossier « Cartes de développement 2026 » insiste sur le coût des passifs, de la connectique et des quartz, qui redessine les BOM. Sur une carte FPGA à 35 €, cette réalité est brutale : le FPGA n’est souvent qu’une fraction du coût réel d’un produit fini. C’est un argument de plus pour choisir une carte dont l’écosystème (connecteurs Pmod, alimentation, horloge) est déjà pensé.

Enfin, gardons en tête la temporalité du secteur. Le Raspberry Pi 6 n’arrivera pas avant début 2028 (annonce d’Eben Upton lors de l’AMA Reddit du 21 mai 2026, cycle de plateforme de 4 à 4,5 ans depuis le Pi 5 de septembre 2023). Pour un projet embarqué qui doit tenir plusieurs années, cela signifie que les plateformes logicielles et matérielles actuelles — y compris les cartes FPGA — resteront pertinentes bien plus longtemps qu’on ne le croit souvent.

---

Vivado, Yosys, Gowin EDA : le match des toolchains en conditions réelles

Le choix d’une carte est indissociable de celui de la chaîne d’outils. En 2026, trois grandes familles coexistent : les outils propriétaires (Vivado, Gowin EDA), les outils open source (Yosys+nextpnr) et les solutions hybrides (Lattice Diamond, iCEcube2). Aucune source ne fournit de mesures de temps de compilation ou de qualité de routage pour un design RISC-V de référence, mais nous pouvons dresser un portrait qualitatif.

Vivado WebPACK (AMD/Xilinx)
Gratuit pour les séries Artix et Spartan, Vivado est un monstre de fonctionnalités. Son installation pèse plusieurs dizaines de gigaoctets et sa courbe d’apprentissage est raide. Une fois maîtrisé, il offre un contrôle fin du placement, des contraintes temporelles et une simulation intégrée. Pour un design RISC-V comme PicoRV32, les temps de synthèse sont de l’ordre de quelques minutes sur un PC moderne. La qualité de routage est excellente, permettant d’atteindre des fréquences élevées (typiquement 100-200 MHz pour un soft-core). Inconvénient : Vivado est lourd, parfois instable, et nécessite un compte AMD.

Yosys + nextpnr (open source)
Supporté principalement pour les FPGA Lattice (iCE40, ECP5) et Gowin (via des backends expérimentaux), Yosys est léger, rapide et multiplateforme. L’installation se fait en quelques commandes. Pour un design simple (compteur 32 bits), la compilation prend moins d’une seconde. Pour un cœur RISC-V, quelques secondes à une minute. La qualité de routage est bonne pour les designs de taille modeste, mais peut être inférieure à Vivado pour des circuits complexes ou à haute fréquence. La communauté est très active (Reddit r/FPGA, forums Yosys). Le principal frein : le support limité des primitives avancées (DSP, SERDES) et l’absence de simulation graphique intégrée.

Gowin EDA (Gowin Semiconductor)
Gratuit et relativement léger (quelques centaines de Mo), Gowin EDA est l’outil officiel pour les FPGA Gowin (GW1N, GW2AR, GW5A). Son interface est sobre, la synthèse rapide, et le routage correct pour des designs de taille moyenne. Il inclut un analyseur logique embarqué (Signal Analyzer) et supporte la programmation directe via USB. Pour un PicoRV32 sur Tang Nano 20K, les temps de compilation sont de l’ordre de 30 secondes à 2 minutes. La documentation officielle est en anglais et en chinois, avec des tutoriels de qualité variable. La communauté est moins fournie que pour Lattice ou Xilinx, mais des forums comme le Gowin FPGA Forum (Reddit) commencent à émerger.

Verdict outil :

• Débutant absolu : Yosys+nextpnr sur iCEBreaker ou Nandland Go Board – installation rapide, communauté bienveillante.
• Projets ambitieux (traitement d’image, soft-core haute perf) : Vivado sur Basys 3 – puissance et maturité, mais au prix d’une installation lourde.
• Rapport simplicité/performance : Gowin EDA sur Tang Nano 20K – outil gratuit, léger, et carte très capable.

Apprendre : la ressource qui manque le plus

Un mot sur la documentation francophone, souvent parent pauvre des comparatifs. Le site FPGAPourTous propose d’« apprendre le VHDL par la pratique », une approche par projets qui complète utilement les tutoriels anglophones. Pour un débutant, la qualité pédagogique de la ressource compte autant que la carte : un iCEBreaker avec un bon cours vaut mieux qu’une Tang Nano 20K sans guide. Côté recherche, les actes du symposium ACM/SIGDA FPGA 2026 restent la référence pour qui veut suivre l’état de l’art académique — même si le fossé avec la pratique maker demeure large.

---

Benchmarks maison : compteur 32 bits, RISC-V et FIR 16 taps passés au crible

Idéalement, nous aurions aimé présenter des mesures de fréquence maximale, de consommation et d’utilisation des ressources pour trois designs types. Malheureusement, aucune source fournie ne contient de tels benchmarks. Nous devons donc nous contenter d’estimations qualitatives et de données partielles, en nous appuyant sur les caractéristiques des FPGA et les retours de la communauté. Ces chiffres sont des ordres de grandeur indicatifs, pas des mesures reproductibles.

Compteur 32 bits (logique pure)
Ce design simple utilise uniquement des LUT et des bascules. Sur toutes les cartes, il tient dans les ressources les plus modestes. La fréquence maximale est limitée par le chemin critique :

• Sur iCE40 (TinyFPGA, iCEBreaker, Nandland) : typiquement 50-80 MHz.
• Sur Artix-7 (Basys 3) : 200-300 MHz.
• Sur Gowin GW2AR (Tang Nano 20K) : 100-150 MHz.

La consommation en idle est très faible (quelques mW pour les cartes Lattice, une dizaine de mW pour les autres).

Cœur PicoRV32 (soft-core RISC-V)
Le PicoRV32 est un petit processeur RISC-V 32 bits, très utilisé pour l’apprentissage. Il nécessite environ 1 000 à 2 000 LUT selon la configuration.

• iCE40UP5K (iCEBreaker) : peut l’accueillir avec quelques périphériques, fréquence max ~50 MHz.
• Artix-7 (Basys 3) : fréquence max ~100-150 MHz, possibilité d’ajouter un cache et des périphériques complexes.
• Tang Nano 20K : fréquence max ~80-100 MHz, avec 64 Mbits de SDRAM pour la mémoire programme.

La consommation en charge est de l’ordre de 50-100 mA sous 3,3 V pour les cartes Lattice, 200-300 mA pour le Basys 3.

Filtre FIR 16 taps (traitement du signal)
Un FIR 16 taps utilise des multiplications et des additions. Les cartes sans DSP (iCE40, Gowin) implémentent les multiplications dans des LUT, ce qui consomme beaucoup de ressources.

• iCE40 : peut nécessiter 500-800 LUT, fréquence max réduite à 30-50 MHz.
• Artix-7 : les DSP dédiés permettent une implémentation efficace, fréquence max >200 MHz.
• Tang Nano 20K : pas de DSP annoncé sur la fiche, mais des multiplicateurs intégrés — l’implémentation reste plus coûteuse qu’avec des DSP48E1 dédiés.

Ce que ces chiffres ne disent pas. Aucun de ces designs ne reflète la charge réelle d’une application moderne. Un pipeline de vision industrielle, un front-end RF ou un accélérateur d’inférence exigent bien plus que des LUT et des bascules : blocs DSP en nombre, BRAM profonde, SERDES, horloges multiples. C’est là que la frontière entre « carte maker » et « plateforme industrielle » se creuse — et c’est exactement le sujet du guide EMG2 pour l’embarqué critique, qui oriente vers les MPSoC et RFSoC pour ces usages.

---

Alimentation, horloge, connectique : la facture cachée du FPGA

Un FPGA ne fonctionne pas seul. Trois postes oubliés pèsent lourd dans un projet réel.

L’alimentation. Les FPGA modernes exigent plusieurs rails (cœur, I/O, auxiliaires) avec des tolérances serrées. Sur une carte à 35 €, l’étage d’alimentation est souvent minimaliste. Pour des projets sensibles, on regardera du côté des LDO à faible courant de repos — l’ADP160 d’Analog Devices, avec son Iq de 560 nA et son dropout de 90 mV à 100 mA, reste une référence pour les rails auxiliaires. À l’opposé du spectre, la révolution GaN transforme l’alimentation des serveurs : modules tout-GaN de 3 à 5 kW atteignant 98 % de rendement, avec des topologies totem-pole ZVS commutant jusqu’à 2 MHz. Ces avancées ne concernent pas directement nos cartes maker, mais elles rappellent que l’efficacité énergétique est devenue un critère de conception à part entière.

L’horloge. Un FPGA sans horloge propre est inutile. Les cartes d’entrée de gamme embarquent souvent un simple oscillateur MEMS ou un quartz de quelques dizaines de MHz ; les cartes plus ambitieuses offrent des entrées d’horloge différentielles et des PLL internes. Vérifiez toujours la présence d’un oscillateur dédié avant d’acheter : certaines cartes très bon marché le partagent avec le circuit USB.

La connectique. C’est le point où les écosystèmes divergent radicalement. Les connecteurs Pmod (iCEBreaker, Basys 3) ouvrent l’accès à un vaste catalogue de modules ; les cartes sans connecteur standard (TinyFPGA BX, Tang Nano 20K) obligent à souder ou à bricoler des adaptateurs. Pour un projet qui doit évoluer, ce détail vaut souvent plus que 5 000 LUT supplémentaires.

---

Verdict : quelle carte pour quel projet ?

Pour apprendre la logique numérique : la Nandland Go Board ou l’iCEBreaker. Périphériques intégrés, communauté bienveillante, outillage open source. La Go Board gagne pour l’absolu débutant (VGA et afficheur 7 segments intégrés), l’iCEBreaker pour qui veut grandir vers des projets plus sérieux.

Pour un projet RISC-V ou un soft-core : la Tang Nano 20K. 20 K LUT4, 64 Mbits de SDRAM et un prix imbattable en font la plateforme la plus capable par euro dépensé. Le revers : une documentation moins riche et un outil Gowin EDA moins mature.

Pour le traitement du signal et les projets ambitieux : la Digilent Basys 3. Ses DSP48E1 et sa BRAM généreuse justifient le surcoût — à condition d’accepter la lourdeur de Vivado.

Pour les projets ultra-compacts : la TinyFPGA BX. Programmation par USB, format minuscule, mais ressources limitées et pas de DSP.

Et si vous hésitez encore ? Regardez d’abord votre toolchain, pas votre FPGA. Un débutant qui choisit une carte Lattice avec Yosys+nextpnr sera opérationnel en une soirée ; le même débutant sur un Artix-7 avec Vivado y passera un week-end. En 2026, la vraie barrière d’entrée du FPGA n’est plus le prix du silicium — c’est le temps d’apprentissage de l’outil.

---

Sources

• Circuit logique programmable — Wikipédia — définition PLD/FPGA, historique PAL → CPLD → FPGA.
• FPGA en 2026 : le guide complet des architectures et solutions de calcul haute performance — EMG2 — part IA + 5G > 30 % des déploiements FPGA fin 2026 ; Altera Agilex 9 Direct RF ; AMD Kintex UltraScale+ Gen 2 ; critères latence/SWaP.
• Cartes et systèmes FPGA & MPSoC : guide de référence 2026 pour l’embarqué critique — EMG2 — orientation MPSoC/RFSoC pour l’embarqué critique.
• Notions de base sur les FPGA : guide pour les débutants — DigiKey — fondamentaux CLB/LUT.
• L’avenir du FPGA : 5 tendances clés de l’industrie FPGA en 2026 — GalaxyFPGA — tendances sectorielles.
• FPGAPourTous — apprendre le VHDL par la pratique — ressource pédagogique francophone.
• Proceedings of the 2026 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays — état de l’art académique.
• Field-programmable gate array — Wikipedia (EN) — référence générale.
• Alif Semiconductor Introduces New Low-Cost StartKit platform for its Edge AI Enabled Ensemble and Balletto MCUs — Yahoo Finance — StartKit début septembre 2026, prix sous les 20 €, Cortex-M55 + Ethos-U55, MRAM, efficacité TinyML 10×.
• Dossier magazine « Cartes de développement 2026 : le grand basculement » — NPU sous 20 €, guerre des toolchains, facture cachée des BOM.
• Dossier magazine « Bitluni construit un GPU maison avec 64 000 microcontrôleurs RISC-V à 13 centimes » — prototype 8 192 puces, 2 161 W pour 320×200 pixels, absence de benchmarks.
• Dossier magazine « ST64UWB : six mois après l’annonce… » — famille ST64UWB, IEEE 802.15.4ab, FD-SOI 18 nm, Cortex-M85 (annonce du 10 mars 2026).
• Dossier magazine « Raspberry Pi 6 : pourquoi la carte n’arrivera pas avant 2028 » — AMA Reddit du 21 mai 2026, cycle de plateforme 4 à 4,5 ans, Pi 5 lancé en septembre 2023.
• Fiches constructeurs Lattice (iCE40 LP8K, UP5K, HX1K), Digilent (Artix-7 XC7A35T), Gowin (GW2AR-18) ; comparatifs Testra.be, ModelRec et Logix4u (2026) ; données Amazon FR (prix indicatifs, susceptibles de varier).

Note de transparence : les fréquences maximales, consommations et utilisations de ressources présentées dans la section « Benchmarks maison » sont des ordres de grandeur qualitatifs issus des caractéristiques des FPGA et des retours de la communauté, et non des mesures réalisées par la rédaction. Les prix sont indicatifs et évoluent rapidement.