ElectroTech · 26 July 2026

SiC 2026 : fiabilité et packaging à la loupe – Décryptage des nouvelles directives JEDEC et du top-side cooling de ROHM

Le carbure de silicium (SiC) s’impose dans les convertisseurs de puissance pour véhicules électriques, serveurs AI et applications industrielles. Mais deux verrous freinent encore son adoption massive : la fiabilité à long terme et l’évacuation thermique. En juin 2026, la JEDEC a publié deux directives inédites pour standardiser les tests de fiabilité des composants SiC, tandis que ROHM lançait un boîtier à refroidissement par le dessus (top-side cooling) pour ses MOSFETs SiC. Ces deux annonces, bien que d’origines différentes, sont complémentaires et structurantes pour les concepteurs. Plongeons dans leurs détails techniques, leurs implications et leurs limites.

SiC 2026 : deux annonces qui changent la donne pour la fiabilité et la dissipation

L’électronique de puissance vit une mutation profonde. Le carbure de silicium, avec sa large bande interdite (3,26 eV contre 1,12 eV pour le silicium), permet des tensions de claquage élevées, des pertes en commutation réduites et une tenue en température supérieure. Dans les onduleurs de traction des véhicules électriques, les chargeurs embarqués, les alimentations de serveurs AI (architectures 48 V / 800 V) ou les onduleurs photovoltaïques, le SiC gagne du terrain face au silicium et au GaN. Pourtant, deux préoccupations majeures persistent : la fiabilité à long terme – en particulier la dérive de la tension de seuil (Vth) et la tenue aux courts-circuits – et la dissipation thermique dans des boîtiers compacts.

Le 3 juin 2026, la JEDEC Solid State Technology Association a officialisé la publication de deux documents clés : JEP203 (Guideline for Short Circuit Evaluation in Power Conversion Transistors) et JEP204 (Catalog of Stress Procedures for Silicon Carbide Devices for Power Electronic Conversion). Élaborés par le sous-comité JC-70.2 dédié au carbure de silicium, ces textes visent à harmoniser les protocoles de test entre fabricants et à rassurer les donneurs d’ordre, notamment dans l’automobile et l’industrie. Quelques jours plus tard, le 10 juin 2026, ROHM annonçait le lancement d’un boîtier SMD à refroidissement par le dessus pour ses MOSFETs SiC, promettant des performances thermiques équivalentes à celles des boîtiers traversants traditionnels comme le TO-247-4L, tout en facilitant l’intégration en surface.

Ces deux événements, bien que distincts, répondent à un même besoin : donner aux ingénieurs les outils – normatifs et technologiques – pour concevoir des convertisseurs haute densité de puissance fiables. Examinons d’abord le volet normatif.

JEDEC sort l’artillerie lourde : JEP203 et JEP204 passent le SiC au crible

Le sous-comité JC-70.2 de la JEDEC, créé spécifiquement pour le carbure de silicium, a travaillé pendant plusieurs années pour aboutir à ces deux documents. Le Dr. Donald Gajewski (Wolfspeed, chair du task group 702_1) et le Dr. Thomas Aichinger (Senior Principal Engineer, SiC Technology Development) ont été cités comme contributeurs majeurs. L’objectif affiché dans le communiqué officiel est de « soutenir l’adoption croissante du SiC dans les véhicules électriques et les systèmes industriels, améliorer l’alignement de l’industrie et accroître la confiance dans la fiabilité des composants ».

JEP203 se concentre sur l’évaluation des courts-circuits dans les transistors de puissance. Le court-circuit est un mode de défaillance critique pour les MOSFETs SiC, car leur faible énergie de court-circuit (due à une densité de courant élevée et une faible capacité thermique) peut entraîner une destruction rapide. La directive propose des méthodes de test standardisées pour mesurer le temps de tenue au court-circuit, le courant de court-circuit et l’énergie dissipée, avec des conditions de température et de tension reproductibles.

JEP204 est un catalogue de procédures de stress pour les dispositifs SiC. Il couvre une gamme de tests de fiabilité : stress en température (HTRB, HTSL), cycles de puissance, stress en humidité (H3TRB), etc. L’idée est de fournir un référentiel commun aux fabricants et aux utilisateurs finaux pour qualifier les composants SiC dans des conditions réalistes.

Ces deux documents sont disponibles en téléchargement gratuit sur le site de la JEDEC, ce qui facilite leur adoption par les PME et les laboratoires de recherche. Le tableau ci-dessous résume leurs objectifs respectifs.

Ces directives ne sont pas des normes contraignantes (ce sont des « guidelines »), mais elles devraient rapidement devenir des références dans les cahiers des charges des constructeurs automobiles et des équipementiers.

Dérive de Vth et tenue aux courts-circuits : les défaillances que les normes veulent dompter

Pour comprendre l’importance de JEP203 et JEP204, il faut revenir sur les mécanismes physiques propres au SiC.

La dérive de la tension de seuil (Vth shift) est un phénomène bien connu des concepteurs de MOSFETs SiC. Elle résulte du piégeage de charges dans l’oxyde de grille (SiO₂) sous l’effet du stress électrique et thermique. Des trous ou des électrons peuvent être piégés dans des défauts de l’interface SiC/SiO₂, modifiant la tension de seuil et donc le comportement du transistor. Une dérive positive de Vth augmente la résistance à l’état passant (RDS(on)), tandis qu’une dérive négative peut conduire à un défaut de blocage. Les tests de stress en température et en tension (comme le HTRB – High Temperature Reverse Bias) sont essentiels pour caractériser cette dérive.

La tenue aux courts-circuits est un autre point sensible. Dans un MOSFET SiC, la densité de courant peut atteindre plusieurs centaines d’A/cm² en régime de court-circuit, et la température de la puce monte très rapidement (plusieurs centaines de degrés en quelques microsecondes). L’énergie de court-circuit (Eₛₕ) typique d’un MOSFET SiC est plus faible que celle d’un IGBT silicium, ce qui réduit la marge de sécurité. Les concepteurs doivent donc dimensionner les circuits de protection (desaturation detection, gate driver rapide) en fonction des caractéristiques de court-circuit du composant.

JEP203 impose des protocoles reproductibles pour mesurer ces grandeurs : durée de court-circuit (par exemple 2 µs, 5 µs, 10 µs), température initiale (25 °C, 150 °C), tension de drain. JEP204, de son côté, catalogue les procédures de stress cyclique (power cycling, temperature cycling) avec des profils de température et des temps de montée/descente standardisés. L’objectif est de permettre une comparaison fiable entre les composants de différents fournisseurs.

Bien que les sources officielles ne mentionnent pas d’échecs de fiabilité spécifiques dans l’automobile ayant motivé ces directives, le contexte est clair : les constructeurs automobiles exigent des taux de défaillance inférieurs à 1 ppm et des durées de vie de 15 ans. L’harmonisation des tests est un pas décisif vers cette fiabilité.

Top-side cooling : ROHM met le paquet sur la dissipation thermique

Côté packaging, ROHM a annoncé le 10 juin 2026 le lancement d’un boîtier SMD à refroidissement par le dessus (top-side cooling) pour ses MOSFETs SiC. Selon le communiqué de presse repris par Electronique News, ce boîtier est conçu pour offrir des performances thermiques équivalentes aux boîtiers traversants traditionnels comme le TO-247-4L, tout en étant compatible avec les procédés de montage en surface (SMD).

Le principe du top-side cooling est simple : au lieu d’évacuer la chaleur par la face inférieure du boîtier (via une baseplate ou un dissipateur sous le PCB), la face supérieure du composant est en contact direct avec un dissipateur ou un fluide de refroidissement. Cela permet de réduire le chemin thermique et d’améliorer la dissipation, tout en libérant de l’espace sous le PCB pour d’autres composants.

Les applications ciblées par ROHM incluent les chargeurs embarqués pour véhicules électriques, les compresseurs électriques, les onduleurs photovoltaïques et les alimentations de serveurs industriels. Le boîtier supporte des tensions de 1200 V et 1700 V (selon la variante), ce qui le rend adapté aux bus DC 800 V des véhicules électriques.

ROHM affirme que ce boîtier permet d’atteindre une résistance thermique équivalente au TO-247-4L, mais sans les inconvénients du montage traversant (perçage de PCB, encombrement). Aucune donnée chiffrée précise (Rth, inductance parasite) n’a été fournie dans les sources disponibles, mais le principe technique est solide.

Refroidir par le dessus : rupture ou simple évolution face aux packages concurrents ?

Le top-side cooling n’est pas une invention de ROHM. STMicroelectronics propose également des boîtiers à refroidissement par le dessus pour ses MOSFETs et modules de puissance, comme en témoigne une campagne dédiée sur son site. Wolfspeed et ON Semiconductor explorent aussi le double-sided cooling (refroidissement par les deux faces) pour les modules SiC.

L’avantage principal du top-side cooling par rapport à une baseplate classique est la réduction de l’encombrement et l’amélioration de la densité de puissance. En éliminant le dissipateur sous le PCB, on peut placer des composants des deux côtés de la carte, ou réduire la hauteur totale du convertisseur. De plus, le chemin thermique est plus court : la chaleur traverse directement la puce, le boîtier et l’interface thermique vers le dissipateur supérieur, sans passer par le cuivre du PCB.

Cependant, cette approche impose des contraintes d’assemblage. L’interface thermique entre le boîtier et le dissipateur doit être soigneusement conçue (pâte thermique, pad thermique, ou soudure). La fiabilité à long terme de cette interface (fatigue thermique, délaminage) est un point de vigilance. ROHM n’a pas publié de données de fiabilité sur ce point.

Par rapport au double-sided cooling (où la chaleur est évacuée par les deux faces de la puce), le top-side cooling est plus simple à mettre en œuvre (un seul dissipateur) mais potentiellement moins performant en termes de résistance thermique. Le choix dépendra de l’application : pour des convertisseurs très compacts (alimentations de serveurs AI), le top-side cooling peut être optimal ; pour des modules de traction haute puissance, le double-sided cooling reste roi.

SiC vs GaN : le match de la fiabilité se joue-t-il sur les normes ?

Le GaN (nitrure de gallium) est souvent présenté comme le concurrent direct du SiC pour les applications de puissance moyenne tension (650 V, 1200 V). En termes de fiabilité, les deux technologies ont des profils différents.

Le GaN souffre moins de dérive de Vth que le SiC (car la structure de grille est différente : HEMT vs MOSFET), mais il est plus sensible au piégeage dynamique (current collapse) et à la dégradation sous stress en tension de drain. Le SiC, de son côté, a une meilleure tenue en température et une plus grande robustesse aux courts-circuits (bien que l’énergie de court-circuit soit faible, la tenue en température intrinsèque est meilleure).

Les nouvelles directives JEDEC pour le SiC (JEP203, JEP204) pourraient donner un avantage au SiC en standardisant les tests de fiabilité, ce qui facilitera la qualification par les grands comptes. Pour le GaN, la JEDEC a également des groupes de travail (JC-70.1), mais les normes sont moins avancées. À ce jour, aucun benchmark chiffré (taux de défaillance, MTBF) n’est disponible dans les sources fournies pour comparer objectivement les deux technologies. Les concepteurs devront donc se référer aux données des fabricants et aux futures révisions des normes.

Conception haute densité : ce que le top-side cooling change vraiment

Dans les convertisseurs 48 V / 800 V pour serveurs AI et les onduleurs de traction, la densité de puissance est un critère clé. Le top-side cooling de ROHM permet de réduire l’encombrement vertical et d’améliorer la gestion thermique sans recourir à des systèmes de refroidissement complexes.

Prenons l’exemple d’un chargeur embarqué pour véhicule électrique (OBC). Traditionnellement, les MOSFETs SiC sont montés sur un dissipateur sous le PCB, ce qui occupe un volume important. Avec un boîtier top-side, le dissipateur peut être placé au-dessus du PCB, libérant de l’espace pour d’autres fonctions (filtres, condensateurs). De plus, la réduction des inductances parasites (grâce à des connexions plus courtes) permet d’augmenter la fréquence de découpage, ce qui réduit la taille des transformateurs et des inductances.

Pour les compresseurs électriques (climatisation des VE), la compacité est cruciale. Un boîtier SMD top-side permet d’intégrer le driver et les MOSFETs sur le même PCB, simplifiant l’assemblage et réduisant les coûts.

Cependant, aucun retour d’expérience client ou prépublication technique n’est disponible dans les sources pour étayer ces gains. Les performances annoncées par ROHM restent donc à confirmer par des benchmarks indépendants.

Zones d’ombre : ce que les directives JEDEC et le packaging ROHM ne disent pas encore

Malgré leur utilité, les nouvelles directives JEDEC présentent des limites. Elles ne couvrent pas le vieillissement combiné humidité/température (par exemple, les tests H3TRB à 85 °C / 85 % HR sous tension) de manière exhaustive. Or, l’humidité est un facteur de défaillance important pour les modules SiC dans les environnements automobiles (condensation, cycles hygrothermiques). De plus, les tests de court-circuit dynamique (lorsque le composant est déjà en commutation) ne sont pas standardisés.

Côté packaging, la fiabilité des interfaces thermiques à long terme (fatigue des joints de soudure ou des pads thermiques) n’est pas documentée par ROHM. Le coût de production en volume de ces boîtiers top-side n’est pas non plus divulgué. Enfin, la compatibilité avec les procédés de soudure existants (reflow, wave soldering) doit être vérifiée pour chaque application.

Des travaux complémentaires sont attendus, notamment sous l’égide du sous-comité JC-70.3 (si créé) pour étendre les directives aux modes de défaillance combinés.

Vers 2027-2028 : prochaines révisions JEDEC, packaging 3D et intégration driver

Les annonces de juin 2026 ne sont qu’une étape. D’ici 2027-2028, on peut anticiper plusieurs évolutions :

• Révisions des normes JEDEC : intégration de tests de vieillissement combiné (humidité + température + tension cyclique), standardisation des tests de court-circuit dynamique, et extension aux modules multichip.
• Packaging 3D SiC : empilement de puces (vertical stacking) avec refroidissement intégré (microcanaux, caloducs). Des travaux sont en cours chez plusieurs fabricants pour réduire encore la résistance thermique.
• Intégration du driver : les modules SiC intelligents (Smart Power Modules) intégrant le gate driver, la protection et le composant de puissance dans un même boîtier compact sont déjà en développement. Le top-side cooling pourrait faciliter cette intégration en libérant de l’espace pour les circuits de commande.

Pour les concepteurs, ces évolutions signifient des convertisseurs encore plus denses, plus fiables et plus faciles à concevoir. Mais elles imposent aussi une veille technologique et normative active.

Sources

• JEDEC® Releases New SiC Guidelines to Improve Reliability and Evaluation in Power Electronics – BusinessWire, 3 juin 2026. Lien
• ROHM Launches New Top-side Cooling Package for SiC MOSFETs – PRNewswire, 10 juin 2026. Lien
• JEDEC SiC guidelines – eeNews Europe, 3 juin 2026. Lien
• SiC Packaging Guide – Hi-Top Tech, 2026. Lien
• STMicroelectronics top-side cooling packages – ST.com. Lien

Article recherché et rédigé automatiquement · Magazine Electrosens