ElectroTech · 18 October 2026

FPGA 2026 : la renaissance discrète du reconfigurable à l’heure de l’IA embarquée

Alors que l’intelligence artificielle semble tout emporter sur son passage — GPU toujours plus puissants, ASIC taillés pour le deep learning, NPU intégrés jusqu’au plus modeste microcontrôleur — une technologie discrète mais résiliente opère sa mue. Les FPGA, ces circuits reconfigurables que l’on disait réservés aux spécialistes du matériel, connaissent un renouveau tangible, porté par l’explosion de l’edge computing et des besoins en traitement adaptatif. Entre nouvelles familles, outils de synthèse assistés par IA et recherche fondamentale récompensée, le paysage FPGA de 2026 mérite qu’on s’y attarde — d’autant que l’édition 2027 de la conférence ACM/SIGDA ISFPGA est déjà annoncée (14-16 mars 2027, en Californie), signe d’un secteur qui ne compte pas se laisser dépasser.

Le paradoxe FPGA : renaître sous les feux de l’IA

Du 22 au 24 février 2026, la conférence ACM/SIGDA FPGA (ISFPGA) s’est tenue à Monterey, en Californie, dans l’Embassy Suites by Hilton Monterey Bay Seaside. Dans les allées du 34e rendez-vous annuel dédié aux circuits reconfigurables, l’ambiance n’était pas à la nostalgie. Le Best Paper Award a été attribué à une équipe du MIT — Duc Hoang, Aarush Gupta et Philip C. Harris — pour leurs travaux intitulés « KANELÉ: Kolmogorov-Arnold Networks for Efficient LUT-based Evaluation ». Les actes de l’édition 2026 sont d’ailleurs publiés dans la base numérique de l’ACM, preuve que la production scientifique reste soutenue. Un titre technique, certes, mais qui dit beaucoup de l’époque : la recherche en FPGA embrasse désormais pleinement les réseaux de neurones, non pas comme une mode, mais comme une piste sérieuse pour repenser l’efficacité de la logique reconfigurable.

Ce paradoxe mérite d’être souligné. Nous vivons une époque où l’IA pousse vers une spécialisation toujours plus poussée du silicium : les GPU d’entraînement (NVIDIA H100, AMD Instinct), les TPU de Google, les NPU embarqués (Apple Neural Engine, Qualcomm Hexagon) et les ASIC dédiés (Google Coral) semblent occuper tout l’espace. Dans ce paysage, le FPGA — circuit programmable après fabrication, capable de devenir n’importe quel circuit numérique — pourrait passer pour un vestige, une solution trop complexe, trop coûteuse en développement, trop énergivore.

Pourtant, les signaux de renouveau s’accumulent. Altera, redevenue entreprise indépendante en février 2024 après avoir été acquise par Intel pour 16,7 milliards de dollars, a annoncé la sortie de FPGA AI Suite 26.1.1, un outil promettant un Edge AI déterministe sur architectures spatiales. Lattice Semiconductor a confirmé sa présence au FPGA-forum 2026 pour y présenter ses solutions d’IA embarquée. Et la conférence FPGA Europe 2026, dont le programme dévoile des sessions sur l’IA embarquée, la vision industrielle et les architectures hétérogènes, témoigne d’un écosystème en pleine effervescence. Plus récemment, le site officiel d’ISFPGA a mis en ligne les dates de l’édition 2027 (14-16 mars 2027), avec un appel à soumissions dont la date limite est fixée au 8 octobre 2026 — preuve que la communauté académique et industrielle continue d’investir dans la recherche sur les FPGA.

La thèse de cet article est simple : les FPGA vivent une renaissance discrète mais structurante, portée par trois forces — l’edge computing qui exige de la flexibilité, l’IA qui pousse à repenser les architectures, et des outils de développement qui s’efforcent de dompter la complexité. Une renaissance qui ne fera pas la une des médias grand public, mais qui redessine en profondeur le paysage du calcul embarqué.

Marché en recomposition : Altera renaît, Efinix émerge

Le marché FPGA n’a jamais été un marché de masse, mais il est loin d’être moribond. Selon une étude de Grand View Research citée par le blog wellcircuits.com, le marché FPGA devrait atteindre 23,34 milliards de dollars d’ici 2030, avec un taux de croissance annuel composé (TCAC) d’environ 10,8 % à partir de 2023. Un autre article du blog commercial emg2.com affirme que d’ici fin 2026, les applications IA et 5G représenteront plus de 30 % des déploiements mondiaux de FPGA. Ces chiffres, issus de sources non indépendantes, donnent néanmoins une indication des tendances perçues par les acteurs du marché.

Ce qui est certain, en revanche, c’est que la structure du marché a connu des bouleversements majeurs. AMD a finalisé l’acquisition de Xilinx en février 2022 pour environ 50 milliards de dollars, créant un géant aux ambitions dépassant le simple FPGA. Intel, de son côté, a libéré Altera en février 2024, lui redonnant son indépendance après une intégration qui n’aura pas duré une décennie. Lattice Semiconductor continue d’occuper le segment basse consommation, tandis qu’Efinix, acteur plus récent, gagne du terrain avec des architectures innovantes. Le même article emg2.com mentionne l’existence d’échantillons de l’Altera Agilex 9 Direct RF et de la gamme AMD Kintex UltraScale+ Gen 2, sans toutefois fournir de détails techniques. Par ailleurs, Lattice a officiellement annoncé sa participation au FPGA-forum 2026 pour y présenter ses solutions d’IA embarquée, confirmant son positionnement sur le segment basse consommation.

L’absence de données officielles par segment (edge, IA, industriel) et de rapports d’analystes indépendants dans les sources disponibles constitue une lacune majeure. On ne peut donc que constater les mouvements sans pouvoir les quantifier précisément. Mais les mouvements sont là, et ils dessinent un marché en recomposition où les frontières entre FPGA, SoC et accélérateur IA s’estompent.

Architectures 2026 : le silicium repensé pour l’inférence

C’est sans doute dans l’architecture des nouvelles familles que le renouveau FPGA se manifeste le plus concrètement. Bien que les détails précis des dernières familles soient rares dans les sources vérifiées, plusieurs tendances se dégagent.

Du côté d’Intel/Altera, la famille Agilex est mentionnée dans plusieurs sources, avec des variantes I-Series et F-Series optimisées pour la bande passante et les interfaces haute performance. L’Agilex 9 Direct RF, dont des échantillons auraient été livrés en 2026, cible les applications de radiofréquence et de télécoms. Aucune spécification détaillée n’est disponible dans les sources consultées, mais le communiqué officiel d’Altera sur FPGA AI Suite 26.1.1 confirme l’orientation vers l’edge AI déterministe sur architectures spatiales.

AMD, de son côté, propose une large gamme de solutions incluant CPU, GPU et « adaptive computing » (FPGA), avec un écosystème ouvert. Les architectures Versal et Zynq UltraScale+ sont mentionnées, mais sans détails sur d’éventuels accélérateurs IA dédiés. Le blog emg2.com évoque des échantillons de la gamme Kintex UltraScale+ Gen 2, sans plus de précisions. Le guide de référence 2026 d’emg2.com mentionne également l’AMD Versal Gen 2 et la suite Vivado 2026.1 comme des éléments clés du déploiement des cartes FPGA & MPSoC dans l’embarqué critique, avec des besoins en IA et 5G représentant désormais plus de 30 % des applications embarquées mondiales.

Lattice Semiconductor, bien que discret dans les sources, a annoncé sa participation au FPGA-forum 2026 pour y présenter ses solutions d’IA embarquée, confirmant son positionnement sur le segment basse consommation.

Efinix, selon des annonces non vérifiées par nos sources, aurait lancé en juin 2026 sa famille Titanium Edge, fabriquée en 16 nm chez TSMC, avec une consommation statique réduite de 50 % par rapport aux générations précédentes. Faute de confirmation indépendante, ces chiffres sont à prendre avec précaution.

Les principes généraux d’évolution des FPGA — blocs DSP optimisés, interconnexions basse consommation, reconfiguration partielle, sécurité matérielle (bitstream chiffré, racine de confiance) — sont bien documentés dans la littérature technique. Le guide de digi-electronics rappelle ainsi l’architecture canonique : une matrice de blocs logiques configurables (CLB) contenant des tables de recherche (LUT) et des bascules, des tranches DSP pour le calcul multiplication-accumulation (filtres, FFT, inférence IA), des blocs de RAM intégrée (BRAM) pour les tampons, le tout relié par un routage programmable. C’est précisément cette structure qui explique pourquoi les FPGA restent pertinents pour l’inférence : le parallélisme spatial et le déterminisme temporel y sont natifs, là où un CPU doit séquencer. Mais les sources fournies ne permettent pas de relier ces principes spécifiquement aux nouvelles familles. Une lacune qui appelle à la prudence dans l’analyse.

Benchmarks : entre promesses et silence des tests indépendants

C’est le point le plus délicat de ce panorama, et sans doute le plus frustrant pour l’ingénieur en quête de données objectives. Les allégations des fabricants sont nombreuses : Altera promet un Edge AI déterministe avec sa FPGA AI Suite 26.1.1, Lattice met en avant ses solutions d’IA embarquée. Mais où sont les benchmarks indépendants ?

Aucun chiffre de performance d’inférence IA — TOPS/W, latence, FPS — n’est fourni dans les sources consultées pour les FPGA grand public. Aucune comparaison directe avec les solutions concurrentes comme le NVIDIA Jetson Orin ou le Google Coral n’est mentionnée. Les benchmarks de la conférence FPGA 2026, qui auraient pu fournir des données comparatives, ne sont pas documentés dans les extraits disponibles. L’édition 2027 d’ISFPGA, dont les soumissions sont ouvertes jusqu’au 8 octobre 2026, pourrait apporter des éléments, mais rien n’est garanti.

Le Best Paper Award KANELÉ, justement, illustre cette quête d’efficacité. En proposant d’utiliser les Kolmogorov-Arnold Networks pour l’évaluation des LUT (Look-Up Tables), les chercheurs du MIT explorent une piste prometteuse pour améliorer l’efficacité des FPGA dans les tâches d’inférence. Mais il s’agit de recherche fondamentale, pas d’un benchmark produit.

En parallèle, le microcontrôleur ColibryNPU d’ASYGN, présenté dans notre magazine le 9 juillet 2026, affiche une consommation record de 22,2 µJ par inférence sur le benchmark MLPerf Tiny v1.4 (Visual Wake Words). Ce chiffre, validé par des tests indépendants, place la solution RISC-V + NPU comme une référence pour l’ultra-basse consommation. Les FPGA, avec leur flexibilité, peinent à rivaliser sur ce terrain, mais conservent l’avantage de la reconfigurabilité pour des charges de travail variées.

Cette absence de données chiffrées fiables pour les FPGA est une lacune majeure. Elle empêche toute comparaison sérieuse entre les architectures et laisse l’ingénieur face à des promesses marketing impossibles à vérifier. Un appel à des benchmarks standardisés, menés par des organismes tiers comme la conférence FPGA ou des laboratoires indépendants, serait plus que bienvenu.

Programmabilité : l’IA au secours des développeurs FPGA

Si les architectures évoluent, le principal frein à l’adoption massive des FPGA reste leur programmabilité. Développer pour un FPGA nécessite une compréhension fine du matériel, une maîtrise des langages de description (VHDL, Verilog, SystemVerilog) et une familiarité avec les outils de synthèse, de placement et de routage. La courbe d’apprentissage est raide, et le vivier de développeurs qualifiés reste limité.

C’est là que l’IA entre en jeu. Altera FPGA AI Suite 26.1.1, annoncée en 2026, promet un Edge AI déterministe sur architectures spatiales. Selon le communiqué officiel, cet outil permet de déployer des modèles d’inférence avec une latence et une consommation prévisibles, un atout majeur pour les applications temps réel. L’idée est d’utiliser l’intelligence artificielle pour assister la conception : synthèse haut niveau (HLS), optimisation automatique du placement et du routage, génération de code à partir de descriptions de haut niveau. Les approches OpenCL et Vitis AI (chez AMD) s’inscrivent dans cette même logique de rapprochement entre le monde du logiciel et celui du matériel.

Parallèlement, l’écosystème open source progresse. Des projets comme SymbiFlow et Yosys offrent des alternatives aux outils propriétaires, même si leur maturité reste inférieure. Lattice, de son côté, poursuit sa stratégie sur le basse consommation avec des outils comme Radiant et Propel, pensés pour abaisser la barrière d’entrée sur les petits FPGA. La convergence entre le monde du logiciel et celui du matériel reste le nerf de la guerre : tant que concevoir pour un FPGA exigera de penser en cycles d’horloge et en ressources logiques, l’adoption restera confinée aux équipes qui en ont besoin — mais ces équipes sont de plus en plus nombreuses, précisément parce que l’IA embarquée réclame du déterminisme que le logiciel seul ne peut offrir.

L’écosystème élargi : quand le NPU et le FPGA se disputent l’edge

Il serait tentant d’isoler les FPGA dans leur bulle. Mais la réalité de 2026 est celle d’un embarqué où les frontières s’effacent, et où les autres articles de notre magazine dessinent un contexte indispensable.

Prenons le STM32V8 de STMicroelectronics, dévoilé en février 2026. Premier microcontrôleur gravé en 18 nm FD-SOI, cadencé à 800 MHz, il dépasse les 5 000 points CoreMark et embarque un cœur Arm Cortex-M85 avec l’extension vectorielle Helium (MVE). ST annonce qu’en vision par ordinateur à 800 MHz, un STM32V8 peut exécuter des inférences jusqu’à six fois plus vite qu’un STM32H7. Voilà le vrai concurrent des petits FPGA : un MCU qui, grâce à Helium, absorbe une partie des charges de traitement du signal et d’inférence qui justifiaient autrefois un FPGA d’entrée de gamme. Le FPGA garde l’avantage du parallélisme spatial massif et de la reconfigurabilité, mais la zone grise se rétrécit.

Même constat du côté d’Alif Semiconductor, qui a lancé début septembre 2026 une plateforme StartKit à moins de 20 € pour ses MCU Ensemble et Balletto. Les Ensemble associent un cœur Cortex-M55 à un accélérateur neuronal Ethos-U55 (configurable en 32, 64, 128 ou 256 MAC), avec de la MRAM non volatile et un runtime ExecuTorch — le tout pour un gain d’efficacité énergétique en TinyML annoncé d’un facteur 10 par rapport aux MCU traditionnels. Là encore, c’est le segment de l’inférence ultra-basse consommation que les FPGA basse densité (Lattice en tête) doivent défendre.

Le salon Embedded World North America 2026, couvert par notre magazine, confirme cette tendance de fond : un embarqué industriel qui durcit sa connectivité, démocratise le calcul hétérogène et empile les TOPS sur les plaquettes — avec, comme toujours, le piège des BSP mal documentés et des promesses thermiques non tenues. Les FPGA ne sont pas absents de ce mouvement, mais ils doivent désormais cohabiter, sur la même carte, avec des SoC hétérogènes qui intègrent CPU, GPU et NPU. La question n’est plus « FPGA ou pas », mais « quelle part de la charge de travail confier au tissu reconfigurable ».

Ce que 2026 change vraiment pour l’ingénieur

Au-delà des annonces, que retenir concrètement pour celui qui conçoit ?

D’abord, que le FPGA n’est plus un choix par défaut pour « faire de la logique rapide ». Il devient un accélérateur spécialisé que l’on réserve aux tâches où le déterminisme temporel et le parallélisme spatial sont critiques : traitement de signal en temps réel, interfaces radio (l’Agilex 9 Direct RF en est l’illustration), vision industrielle à faible latence, protocoles propriétaires. Pour l’inférence générique à ultra-basse consommation, les MCU à NPU (STM32V8, Alif Ensemble, ColibryNPU) sont souvent plus pertinents et plus simples à programmer.

Ensuite, que l’outillage reste le principal facteur de coût. La FPGA AI Suite 26.1.1 d’Altera et Vivado 2026.1 d’AMD illustrent la course à l’abaissement de la barrière : génération de code, quantification automatique, déploiement de modèles. Mais aucun de ces outils ne dispense d’une compréhension du matériel, et les benchmarks indépendants manquent toujours pour valider les promesses.

Enfin, que la prudence reste de mise face aux chiffres non sourcés. Les projections de marché (23,34 Md$ en 2030, TCAC de 10,8 %) proviennent de blogs commerciaux, pas d’analystes indépendants. Les spécifications d’Efinix Titanium Edge ne sont pas confirmées. Et l’absence de comparaisons TOPS/W entre FPGA et NPU concurrents empêche toute décision d’architecture fondée sur des données objectives.

Le renouveau FPGA de 2026 est réel, mais il est celui d’une technologie qui trouve sa juste place dans un paysage hétérogène — ni sauveur, ni vestige. Une place que l’édition 2027 d’ISFPGA, en mars prochain, viendra peut-être préciser.

Sources

• Conférence ACM/SIGDA FPGA (ISFPGA) 2026, Monterey, 22-24 février 2026 ; Best Paper Award « KANELÉ: Kolmogorov-Arnold Networks for Efficient LUT-based Evaluation » (MIT) ; actes publiés sur dl.acm.org.
• Altera, communiqué FPGA AI Suite 26.1.1 « Determinism to Physical AI Systems » : altera.com.
• Guide FPGA 2026 (architectures, Versal Gen 2, Vivado 2026.1, Agilex 9 Direct RF, Kintex UltraScale+ Gen 2, projections de marché) : emg2.com.
• Guide IA embarquée 2026 : emg2.com.
• Structure et fonctionnement des FPGA (CLB, LUT, DSP, BRAM, bitstream) : digi-electronics.fr ; digikey.fr.
• Historique des PLD/FPGA : Wikipédia (FR) ; Wikipedia (EN).
• STMicroelectronics, STM32V8 (18 nm FD-SOI, Cortex-M85, 800 MHz, >5 000 CoreMark, PCM 4 Mo) : newsroom.st.com et blog.st.com.
• Alif Semiconductor, StartKit Ensemble/Balletto (< 20 €, septembre 2026, Ethos-U55, MRAM, ExecuTorch) : finance.yahoo.com.
• ColibryNPU d’ASYGN (22,2 µJ/inférence, MLPerf Tiny v1.4), article du magazine du 9 juillet 2026.
• Embedded World North America 2026 : electronicdesign.com et article du magazine.

Article recherché et rédigé automatiquement · Magazine Electrosens