Kicad Master · 31 August 2026

Via stitching dans KiCad : la couture qui change tout, du plan de masse au plugin communautaire

Vos plans de masse sont des passoires électromagnétiques, et vous ne le savez peut-être pas. Le via stitching — cette pratique consistant à parsemer vos zones de cuivre de micro-vias de liaison — est l’une des techniques les plus sous-estimées de la conception PCB. Longtemps réservée aux initiés d’Altium, elle arrive aujourd’hui dans l’écosystème KiCad avec un plugin communautaire prometteur. Plongée dans une technique indispensable, ses pièges, et ce que l’avenir nous réserve.

Pourquoi vos plans de masse ont besoin de coutures

Commençons par une évidence trop souvent oubliée : un plan de masse n’est pas une surface magique. C’est un conducteur, avec une résistance, une inductance, et un comportement haute fréquence bien réel. Lorsqu’un signal rapide transite sur une couche de routage, son courant de retour ne « choisit » pas le chemin le plus court : il emprunte le chemin de moindre impédance, c’est-à-dire celui qui minimise l’aire de la boucle formée avec le signal aller. Si votre plan de masse est interrompu — par une fente, un changement de couche, une zone de cuivre mal reliée — le courant de retour doit faire un détour. La boucle s’agrandit, l’inductance augmente, et les émissions rayonnées suivent.

C’est exactement là que le via stitching entre en scène. En reliant les différentes zones de cuivre d’un même net de masse par une multitude de vias, on crée des connexions verticales à faible impédance qui maintiennent des boucles de retour courtes. La documentation officielle d’Altium le résume sans détour : le via stitching sert à « relier de grandes zones de cuivre sur différentes couches, créant une connexion verticale solide qui maintient une faible impédance et des boucles de retour courtes ». En clair : chaque via de couture est un raccourci pour le courant de retour, une porte de sortie pour les parasites.

À partir de quelles fréquences devient-ce critique ? Il n’existe pas de seuil magique, mais une règle empirique largement partagée : dès que vos signaux ont des temps de montée inférieurs à quelques nanosecondes — ce qui correspond à des fréquences fondamentales de quelques dizaines de mégahertz, mais des harmoniques bien plus hautes — le via stitching cesse d’être une option. Un signal numérique avec un front de 1 ns contient de l’énergie jusqu’à plusieurs centaines de mégahertz. À ces fréquences, une boucle de retour de quelques centimètres carrés se comporte comme une antenne. Les concepteurs RF le savent bien : le via shielding (ou via fence), variante du stitching consistant à aligner des vias le long d’une piste sensible, est utilisé précisément pour « réduire la diaphonie et les interférences électromagnétiques le long du trajet d’un signal RF », comme le rappelle encore la documentation Altium.

Prenons un exemple concret. Vous concevez une carte mixte avec un microcontrôleur cadencé à 100 MHz, un convertisseur DC-DC qui découpe à 2 MHz, et une interface USB. Sans couture de vias, les courants de retour du microcontrôleur traversent votre plan de masse en empruntant des chemins aléatoires, créant des différences de potentiel entre les zones. Le résultat ? Des émissions rayonnées qui échouent aux tests CEM, des perturbations sur l’USB, et un convertisseur qui rayonne comme une radio FM. Avec une grille de vias de couture espacés de quelques millimètres, le plan de masse devient un véritable plan : équipotentiel, à faible impédance, et capable de confiner les champs.

KiCad nu : les méthodes manuelles qui vous feront perdre des heures

KiCad, dans sa version actuelle 10.0.6 (sortie en août 2026), ne propose pas d’outil natif de via stitching. C’est un fait, et il faut le dire clairement. Les concepteurs qui veulent coudre leurs plans de masse doivent se débrouiller avec les outils de base de Pcbnew. Et là, la réalité est cruelle.

La première méthode, la plus évidente, consiste à utiliser l’outil « Ajouter des vias » (ou « Place Via ») et à cliquer manuellement chaque emplacement. Pour une zone de 5 cm sur 3 cm avec un pas de 2,5 mm, cela représente environ 240 vias à placer un par un. À raison de deux secondes par via — en étant optimiste —, c’est huit minutes de clics répétitifs, sans compter le risque d’erreur de placement et l’impossibilité pratique de maintenir un espacement régulier à la main. Sur une carte complexe avec plusieurs zones à coudre, on atteint facilement l’heure perdue.

La deuxième méthode, un peu plus intelligente, consiste à placer un premier via, puis à utiliser la copie en tableau (array copy). KiCad permet de dupliquer un élément selon une grille rectangulaire ou polaire. C’est mieux, mais cela reste limité : la copie en tableau ne s’adapte pas aux contours irréguliers de votre zone de cuivre. Vous obtenez une grille rectangulaire qui déborde de la zone ou qui laisse des angles morts. Il faut ensuite supprimer les vias hors zone un par un, ce qui ramène au problème précédent. Et si votre zone change de forme après un ajustement du routage, il faut tout recommencer.

La troisième méthode, la plus puissante mais aussi la plus exigeante, est le script Python via l’API pcbnew. KiCad expose une API Python complète qui permet de manipuler le board, les footprints, les vias et les zones. Un script bien écrit peut générer une grille de vias adaptée à une zone, avec un espacement configurable et une exclusion des zones déjà occupées. C’est la solution que choisissent les utilisateurs avancés, et elle fonctionne. Mais elle demande des compétences en programmation, du temps de développement, et une maintenance régulière à chaque évolution de l’API. La documentation de l’API pcbnew pour l’automatisation CI, publiée en juillet 2026, montre que la communauté pousse dans cette direction, mais tout le monde n’a pas le profil « développeur Python ».

En résumé : KiCad nu permet de faire du via stitching, mais au prix d’un investissement en temps considérable, d’une précision approximative, et d’une gestion des zones de cuivre qui relève plus du bricolage que de l’ingénierie. C’est exactement le vide que le plugin ViaStitching vient combler.

ViaStitching : le plugin communautaire qui automatise la couture

C’est sur le forum officiel KiCad.info qu’il faut chercher les dernières nouvelles. Un fil de discussion, intitulé « Looking for volunteer testers for the ViaStitching plugin », a attiré l’attention de la communauté. L’auteur, un développeur qui se fait appeler « weirdgyn » sur GitHub, propose un plugin d’action qui automatise enfin le via stitching dans KiCad.

Le dépôt officiel, accessible à l’adresse github.com/weirdgyn/viastitching, décrit un outil simple dans son principe mais puissant dans son exécution : « remplir une zone de cuivre sélectionnée avec une grille configurable de vias ». Le plugin cible KiCad 6.0 et toutes les versions ultérieures, ce qui inclut donc la version 10.0.6 actuelle. Son installation se fait comme plugin d’action dans le répertoire scripting de KiCad, et les packages PCM (Plugin and Content Manager) sont générés via des tags de release au format « Release-x.x.x.x » — par exemple « Release-0.2.0.0 » pour la version 0.2.0 avec epoch 0. Le mécanisme de publication est bien rodé : un fichier repository-metadata.json est généré pour soumission au dépôt officiel des addons KiCad.

Concrètement, le plugin fonctionne en trois temps. Vous sélectionnez une zone de cuivre (un polygone, un plan de masse), vous configurez les paramètres de la grille — diamètre du via, diamètre du foret, espacement vertical et horizontal — et le plugin génère automatiquement tous les vias nécessaires. Le README mentionne des options avancées qui font toute la différence : placement aléatoire pour éviter les résonances de cavité, vérification de cuivre rempli pour ne pas placer de vias sur des zones déjà occupées, et gestion des vias libres. Autrement dit, le plugin ne se contente pas de « percer des trous » : il réfléchit à l’impact électromagnétique de son propre placement.

L’appel à testeurs sur le forum est un signe de maturité. Le plugin n’est pas présenté comme une version finale, mais comme un outil qui a besoin de retours terrain pour être affiné. C’est une excellente nouvelle pour la communauté : cela signifie que le développement est actif, que les bugs sont pris en compte, et que les utilisateurs peuvent influencer les fonctionnalités à venir.

Paramètres qui comptent : densité, espacement, motifs

Le via stitching n’est pas une science exacte, mais il obéit à des règles de bon sens que tout concepteur devrait connaître. Le premier paramètre, le plus critique, est l’espacement entre les vias. Trop espacés, ils ne remplissent pas leur rôle de liaison à faible impédance ; trop serrés, ils transforment votre plan de masse en gruyère et augmentent inutilement le coût de fabrication.

La règle empirique la plus répandue est de ne pas dépasser un espacement d’environ λ/20, où λ est la longueur d’onde de la fréquence la plus élevée que vous voulez atténuer. Pour un signal avec des harmoniques jusqu’à 1 GHz, λ vaut environ 300 mm dans l’air, soit 150 mm dans un substrat FR4 (εr ≈ 4). λ/20 donne donc environ 7,5 mm. C’est une borne supérieure : en pratique, la plupart des concepteurs utilisent des espacements bien plus faibles, de l’ordre de 2 à 5 mm, pour avoir une marge confortable. La documentation Altium, sans donner de chiffres précis, insiste sur l’importance de la zone de contrainte (Constraint Area) et du décalage (Offset) pour positionner correctement la grille.

Le diamètre des vias est le deuxième paramètre clé. Un via de couture n’a pas besoin de transporter un courant important : il sert à la liaison électrique et à la continuité du plan. On peut donc utiliser des vias de petit diamètre — 0,3 mm de foret, 0,6 mm de pastille — qui sont moins chers à percer et prennent moins de place. Attention toutefois : plus le via est petit, plus son inductance est élevée. Un via de 0,3 mm a typiquement une inductance d’environ 1 nH, ce qui reste acceptable pour du stitching à des fréquences inférieures au gigahertz.

Le motif de placement mérite aussi réflexion. Le quadrillage régulier est le plus simple et le plus efficace pour la plupart des applications. Le motif en quinconce (décalé d’une demi-période sur chaque rangée) offre une meilleure couverture pour un même nombre de vias, mais il est plus difficile à générer manuellement — c’est là que le plugin prend tout son sens. Le placement aléatoire, proposé par ViaStitching, est une option intéressante pour les applications RF sensibles : il évite les résonances de cavité qui peuvent apparaître avec un motif périodique régulier. C’est une technique avancée, mais qui montre que le plugin ne se contente pas de faire « plus vite » ce qu’on faisait à la main : il ouvre des possibilités nouvelles.

Enfin, n’oubliez pas la distance au bord. Les vias de couture ne doivent pas être placés trop près du contour de la zone de cuivre, sous peine de fragiliser le substrat ou de créer des problèmes de fabrication. Une règle courante est de garder une distance d’au moins deux fois le diamètre du foret par rapport au bord du cuivre.

Les pièges à éviter : du prototype à la fabrication

Le via stitching semble simple, mais il cache des pièges qui peuvent transformer une bonne intention en cauchemar de fabrication. Le premier est la surdensité. Chaque via est un trou dans le substrat, et chaque trou est une opportunité de défaut : perçage, métallisation, rupture de continuité. Un PCB avec 500 vias de couture sur une zone de 10 cm² n’est pas un problème en soi, mais il faut vérifier que votre fabricant peut percer ces vias avec un rapport d’aspect acceptable. Les vias de petit diamètre (0,2 mm) nécessitent des forets fragiles et des cycles de perçage plus lents, ce qui augmente le coût.

Le deuxième piège est l’interaction avec le routage des couches internes. Un via de couture traverse toute l’épaisseur du PCB. S’il tombe sur une piste de signal sur une couche interne, il la coupe. C’est une évidence, mais elle est souvent oubliée lorsqu’on génère une grille automatique. Le plugin ViaStitching, avec sa « vérification de cuivre rempli », aide à éviter ce problème, mais il ne remplace pas une vérification DRC (Design Rule Check) complète après génération. La documentation de KiCad 10 insiste d’ailleurs sur l’importance de valider chaque board avec des contrôles DRC et de fabrication, comme le rappelle l’article sur l’auto-routage publié en août 2026.

Le troisième piège est l’interaction avec les zones de cuivre existantes. Si vous avez déjà des zones de cuivre sur différentes couches, le via stitching doit les relier, pas les déchirer. Un via placé sur une zone de cuivre d’un autre net crée un court-circuit. Là encore, la vérification DRC est indispensable. Le plugin propose des options pour vérifier que le cuivre est bien rempli avant de placer un via, mais il faut comprendre que cette vérification est faite au moment de la génération, pas en continu. Si vous modifiez la zone après coup, il faut régénérer les vias.

Enfin, le coût. Chaque via ajoute un coût de perçage, même minime. Sur une production de 1000 cartes, 500 vias de couture par carte représentent 500 000 perçages. Les fabricants facturent souvent au nombre de trous, et certains appliquent des suppléments au-delà d’un certain seuil. Il est donc important de trouver le bon équilibre entre performance électromagnétique et coût de fabrication. Une bonne pratique est de commencer avec un espacement large (5 mm), de mesurer les émissions, puis de resserrer si nécessaire.

Benchmarks et retours terrain : que gagne-t-on vraiment ?

C’est la question que tout le monde se pose, et c’est aussi celle à laquelle il est le plus difficile de répondre avec des chiffres précis. Les données quantitatives sur l’impact du via stitching sont étonnamment rares dans la littérature publique. La documentation Altium, pourtant très complète sur le plan fonctionnel, ne fournit aucune mesure d’atténuation en dB. Les guides de fabricants comme GlobalWellPCBA ou PCBTok mentionnent l’importance des plans de masse pour le retour à faible impédance, mais sans benchmarks chiffrés.

Ce que l’on sait, c’est que le via stitching réduit l’inductance de boucle. Une boucle de retour qui doit contourner une fente de 10 mm dans un plan de masse a une inductance nettement plus élevée qu’une boucle qui traverse directement par un via de couture. Des mesures informelles rapportées sur les forums de concepteurs suggèrent des réductions d’émissions rayonnées de l’ordre de 6 à 12 dB sur les fréquences harmoniques, mais ces chiffres ne sont pas sourcés de manière fiable. Il faut donc rester prudent : le via stitching est une technique dont l’efficacité est largement reconnue par la pratique, mais qui manque cruellement d’études systématiques publiées.

Ce que l’on sait aussi, c’est que le via stitching est une pratique recommandée par les guides de conception des fabricants. Les normes IPC, notamment l’IPC-2221 et l’IPC-2141, abordent la conception des plans de masse et la gestion des courants de retour, mais elles ne donnent pas de règles précises sur l’espacement des vias de couture. C’est un vide normatif que les concepteurs comblent par l’expérience et les retours terrain.

Le retour d’expérience le plus précieux vient des concepteurs RF. Pour eux, le via stitching n’est pas une option : c’est une nécessité. Un circuit d’adaptation d’impédance sur un plan de masse mal cousu se comporte de manière imprévisible, avec des résonances parasites qui ruinent les performances. Les concepteurs RF utilisent des grilles de vias très denses — souvent moins de 1 mm d’espacement — pour créer de véritables cages de Faraday autour des circuits sensibles. C’est un extrême, mais il montre la direction : plus la fréquence monte, plus la couture doit être serrée.

Face à Altium : le stitching natif vs le plugin communautaire

Altium Designer, le concurrent historique, propose une fonctionnalité native de via stitching depuis longtemps. La documentation officielle, mise à jour en août 2026, décrit un outil complet accessible via le menu « Tools » Via Stitching/Shielding » Add Stitching to Net ». Cet outil permet de définir un net, des paramètres de couture et un style de via, et identifie automatiquement les zones de cuivre — fills, régions solides, polygones, plans de puissance — pour les relier. Il prend en charge les zones de contrainte (Constraint Area) et les décalages X/Y.

Le tableau parle de lui-même. Altium offre une expérience intégrée, avec un outil qui s’inscrit naturellement dans le flux de conception. Le coût, en revanche, est dissuasif : entre 3 850 et 5 000 USD par utilisateur et par an, sans compter la formation (1 000 à 2 000 € par personne) et l’infrastructure cloud. Pour une équipe de cinq personnes sur trois ans, le coût total dépasse facilement 175 000 USD, formation comprise. C’est un investissement que seules les entreprises sérieuses peuvent assumer.

Le plugin ViaStitching, lui, est gratuit et open source. Il ne propose pas encore toutes les fonctionnalités d’Altium — pas de gestion des zones de contrainte, pas de via shielding dédié — mais il couvre l’essentiel : génération de grille, paramètres configurables, vérification de cuivre. Et il a un avantage que l’outil d’Altium n’aura jamais : la communauté. Les utilisateurs peuvent proposer des améliorations, signaler des bugs, contribuer au code. C’est une agilité que les outils propriétaires ne peuvent pas offrir.

Vers une intégration native dans KiCad ?

L’appel à testeurs lancé par weirdgyn sur le forum KiCad.info est un signal fort. La communauté KiCad a besoin de cette fonctionnalité, et le plugin répond à un besoin réel. La question qui se pose maintenant est : le via stitching sera-t-il un jour intégré nativement dans KiCad ?

Plusieurs éléments plaident en faveur d’une intégration. D’abord, la maturité du plugin : il est déjà fonctionnel, testé, et publié via le mécanisme PCM officiel. Ensuite, la demande : les fils de discussion sur le forum montrent que les utilisateurs réclament cette fonctionnalité depuis des années. Enfin, la philosophie de KiCad : le projet a toujours évolué en intégrant les meilleures idées de la communauté, comme l’ont montré les évolutions récentes — l’auto-routage amélioré, les power labels locaux introduits dans KiCad 10, ou encore l’API Python enrichie.

Mais il y a aussi des obstacles. Le via stitching est une fonctionnalité complexe, qui touche à la gestion des zones de cuivre, au moteur de calcul des zones, et à l’interface utilisateur. L’intégrer nativement demande du temps de développement, des tests approfondis, et une maintenance à long terme. Les développeurs de KiCad, déjà très sollicités, pourraient préférer laisser le plugin vivre sa vie dans l’écosystème communautaire, comme c’est le cas pour de nombreux autres outils.

En attendant, les concepteurs ont tout à gagner à tester le plugin. L’appel à testeurs de weirdgyn est une opportunité unique de contribuer à l’amélioration d’un outil qui va probablement devenir un standard de facto dans l’écosystème KiCad. Tester, signaler les bugs, proposer des améliorations : c’est ainsi que la communauté fait avancer le logiciel. Et qui sait — peut-être que dans une prochaine version de KiCad, le via stitching sera aussi naturel que le routage des pistes.

Sources

• Dépôt GitHub du plugin ViaStitching
• Fil de discussion « Looking for volunteer testers for the ViaStitching plugin » sur le forum KiCad.info
• Documentation officielle Altium Designer — Via Stitching / Via Shielding
• KiCad 10.0.6 Release — Blog officiel KiCad
• KiCad Autorouting Made Easy — Rottenwifi, août 2026
• KiCad Python Scripting: pcbnew API for CI Automation — Electronics Design, juillet 2026
• GlobalWellPCBA — Plans d’alimentation et de masse dans le PCB
• PCBTok — Stitching Vias

Article recherché et rédigé automatiquement · Magazine Electrosens