ElectroTech · 8 September 2026

Microcontrôleurs ultra-basse consommation et IA : la révolution silencieuse de 2026

Fini le temps où le microcontrôleur basse consommation n’était qu’un veilleur économe. En 2026, l’inférence TinyML s’invite dans les puces les plus frugales, et les fondeurs se livrent une bataille acharnée sur le terrain du TOPS/W. Panorama d’une offre en pleine mutation, entre architectures classiques optimisées pour la veille et nouvelles générations dotées d’accélérateurs neuronaux.

L’IA dans le microcontrôleur : la fin de l’ère du simple veilleur

Pendant des décennies, la course à l’ultra-basse consommation s’est résumée à une seule question : combien de nanoampères en veille ? Les STM32L4, MSP430 et autres nRF52 ont bâti leur réputation sur des courants de fuite mesurés en centaines de nanoampères et des consommations actives de quelques dizaines de microampères par mégahertz. Mais le paysage a basculé. L’IA en périphérie (edge AI) n’est plus un luxe réservé aux smartphones ou aux serveurs : elle devient une exigence fonctionnelle pour les capteurs industriels, les dispositifs médicaux portables et les objets connectés qui doivent analyser des signaux en temps réel sans remonter vers le cloud.

Les chiffres de marché racontent cette bascule. Selon une analyse de Promwad publiée en 2026, plus de 30 milliards d’appareils IoT seront déployés dans le monde, dont une part significative fonctionnant sur batterie avec un minimum de maintenance. Dans ce contexte, l’inférence locale n’est plus une option : elle devient une nécessité économique et technique. Les modèles TinyML, conçus pour ces environnements, sont environ 1 000 fois plus petits en empreinte mémoire que les réseaux de neurones traditionnels, 10 fois plus économes en énergie qu’une exécution sur un cœur CPU généraliste, et tiennent dans des mémoires Flash de 256 à 512 Ko. C’est cette contrainte qui guide la conception des NPU de MCU : il ne s’agit pas de battre des records de TOPS bruts, mais d’atteindre une efficacité énergétique maximale pour des modèles de petite taille.

Les annonces récentes confirment cette stratégie. STMicroelectronics a dévoilé ses STM32U3 en mars 2025 — une famille conçue en technologie "near-threshold" pour des applications intelligentes et durables, visant explicitement les compteurs d’énergie, la santé et les capteurs industriels, comme l’a rapporté Euronext à l’époque. Le communiqué officiel ne mentionne pas d’accélérateur NPU, mais le positionnement "intelligent" annonce la couleur. Ambiq, de son côté, a lancé le SoC Apollo510 Lite le 31 octobre 2025, présenté comme propulsant l’IA en périphérie ; Mouser distribue désormais ces microcontrôleurs IA ultra-basse consommation, comme le rapporte PEI France. Et Silicon Labs a récemment dévoilé le BG2B, présenté comme son Bluetooth LE SoC le plus basse consommation, avec des capacités d’inférence embarquée. La tendance est nette : l’IA n’est plus une option, c’est un argument de vente.

Architectures 2026 : comment la NPU s’invite dans la puce

L’intégration d’une NPU dans un microcontrôleur ULP n’est pas une simple addition de blocs. Elle pose des défis architecturaux majeurs : comment ajouter un accélérateur neuronal sans faire exploser les courants de fuite en veille profonde, ni dégrader la consommation active en µA/MHz ? Les fondeurs adoptent des stratégies différentes.

Chez STMicroelectronics, l’approche historique repose sur l’architecture Cortex-M33 associée à l’accélérateur Ethos-U55 d’Arm pour les gammes comme les STM32N6, qui embarquent une NPU dédiée à l’inférence TinyML. Le Cortex-M33, cœur à faible consommation, exécute le code applicatif, tandis que l’Ethos-U55 décharge les opérations de multiplication-accumulation (MAC) qui constituent le cœur des réseaux de neurones. Cette séparation permet d’éteindre la NPU quand elle n’est pas utilisée, préservant ainsi les performances de veille.

Mais ST a franchi un cap supplémentaire en 2026 avec le STM32V8, dévoilé début août. Selon TechInsights, ce nouveau venu bascule dans la catégorie des processeurs d’application avec un cœur Arm Cortex-M85 cadencé à 800 MHz, gravé en 18 nm FD-SOI, et supportant l’architecture Armv8.1-M. Le Cortex-M85, cœur superscalaire avec extension vectorielle Helium, peut dépasser 1 GHz dans ses déclinaisons les plus rapides. Ce positionnement hybride entre MCU et MPU montre que ST veut couvrir tout le spectre de l’IA embarquée, des capteurs les plus frugaux aux applications nécessitant une puissance de calcul conséquente.

Renesas explore une voie différente avec des cœurs RISC-V couplés à des NPU propriétaires, misant sur la flexibilité du jeu d’instructions ouvert pour optimiser finement les opérations d’inférence. Le guide complet des microcontrôleurs RISC-V publié en 2026 confirme l’essor de cette architecture dans le domaine de l’embarqué. Silicon Labs, de son côté, développe des moteurs d’accélération propriétaires intégrés à ses SoC sans fil, comme le BG2B, qui combine radio Bluetooth LE et capacités d’inférence dans un même die. Cette intégration serrée permet de réduire les coûts de bill of materials et de minimiser les commutations entre radio et calcul.

Un acteur émergent bouscule également le marché : ASYGN a présenté fin juillet 2026 son microcontrôleur ColibryNPU, spécifiquement conçu pour l’IA embarquée ultra-basse consommation. Cette annonce, relayée par EIN Presswire, confirme que de nouveaux entrants voient dans la convergence ULP + IA un terrain de jeu porteur, capable de challenger les acteurs établis.

L’impact sur les courants de fuite est un point critique. Les sources disponibles ne fournissent pas de chiffres précis pour toutes les architectures 2026, mais la tendance générale est à la maîtrise : les blocs NPU sont conçus avec des transistors à basse fuite, et les concepteurs de puces utilisent des domaines d’alimentation séparés pour couper l’accélérateur en veille profonde. On observe ainsi des courants de veille qui restent dans la fourchette des centaines de nanoampères pour les meilleures familles, même avec une NPU intégrée. En mode actif, l’efficacité énergétique se mesure désormais en TOPS/W, une métrique qui devient aussi importante que les µA/MHz.

La mémoire change la donne : la MRAM 5 nm de Samsung

L’IA embarquée ne dépend pas seulement du processeur : la mémoire joue un rôle crucial. Le 13 juin 2026, à Hawaï, Samsung a présenté la première cellule MRAM gravée en 5 nm, une avancée qui pourrait redéfinir l’équilibre entre mémoire et calcul dans les SoC d’IA embarquée. Cette technologie, qui combine la rapidité de la SRAM et la non-volatilité de la flash, ouvre la voie à un calcul en mémoire (in-memory computing) capable de réduire drastiquement la consommation énergétique des inférences. Pour les microcontrôleurs ULP, l’intégration de MRAM 5 nm pourrait permettre de stocker les poids des modèles TinyML directement dans la puce, éliminant les transferts de données coûteux en énergie. Les défis techniques restent nombreux — notamment la maîtrise des fuites à 150 °C — mais les promesses sont considérables pour l’IA en périphérie.

Le duel des fleurons : STM32U5/U0, BG2B, PIC32CM PL10, MSP430

Le marché 2026 offre un éventail de familles aux positionnements distincts. Voici un tableau comparatif des principales gammes, établi à partir des informations disponibles (les chiffres précis de consommation ne sont pas tous publiés dans les sources accessibles ; les valeurs sont indiquées quand elles sont documentées).

Le STM32U5 reste la référence pour les applications nécessitant une forte intégration de sécurité et de faible consommation, tandis que le STM32U3 pousse le concept "near-threshold" pour des applications qui doivent fonctionner des années sur pile. Le BG2B de Silicon Labs se distingue par son approche "radio + IA" : il cible les capteurs sans fil qui doivent faire de l’inférence locale avant de transmettre, réduisant ainsi la consommation radio — souvent le poste le plus énergivore.

Microchip, avec le PIC32CM PL10, mise sur un cœur Cortex-M0+ très économe et une interface tactile intégrée, visant les applications grand public où le coût prime. La gamme MSP430 de TI, vétéran du domaine, continue d’évoluer avec des déclinaisons optimisées pour la métrologie et les capteurs, mais n’intègre pas encore de NPU dédiée. Enfin, Ambiq, avec l’Apollo510 Lite, pousse la logique "ultra-low power + NPU" à son paroxysme, ciblant les wearables qui doivent faire tourner des modèles de reconnaissance vocale ou de classification d’activité en continu. La technologie subthreshold, pionnière chez Ambiq, permet de faire fonctionner les transistors sous leur tension de seuil, réduisant considérablement la consommation d’énergie, comme l’explique Scott Hanson, CTO d’Ambiq, dans une interview pour Elektor.

Chiffres clés : TOPS/W, µA/MHz, nA en veille – ce que disent les datasheets

Pour évaluer un MCU ULP avec IA, il faut jongler avec plusieurs métriques. La consommation active en µA/MHz donne une idée de l’efficacité du cœur CPU pour les tâches générales. Le courant de veille en nA détermine l’autonomie en mode inactif. Et l’efficacité IA en TOPS/W (téra-opérations par seconde par watt) mesure la capacité d’inférence par unité d’énergie.

Les fourchettes observées en 2026 sont éloquentes. Selon une analyse de Promwad relayée par Algeria Tech News, les accélérateurs MCU pour TinyML délivrent entre 0,5 et 2 TOPS pour une consommation inférieure à 1 watt. C’est l’ordre de grandeur des NPU intégrées aux microcontrôleurs. À titre de comparaison, les SoC edge hautes performances atteignent 15 à 30+ TOPS dans des budgets de 5 à 15 watts, et les NPU dédiées standalone comme le Hailo-8 culminent à 26 TOPS pour 2,5 à 3 watts. Le NVIDIA Jetson AGX Orin, dans une toute autre catégorie, délivre 275 TOPS pour 10 à 60 watts.

Pour le TinyML, l’objectif est de rester sous le milliwatt par inférence. Les publications IEEE citées par Akaor indiquent que la consommation énergétique des modèles TinyML peut être inférieure à 1 mW, ce qui autorise des années de fonctionnement sur une pile CR2032. C’est cette contrainte qui guide la conception des NPU de MCU : il ne s’agit pas de battre des records de TOPS bruts, mais d’atteindre une efficacité énergétique maximale pour des modèles de petite taille (quelques centaines de kilo-octets de poids).

Le Snapdragon X Elite de Qualcomm, avec ses 50 TOPS, illustre le haut du spectre pour les PC Copilot+. Mais dans l’univers des MCU, on parle plutôt de 0,5 à 2 TOPS, ce qui suffit pour des tâches de classification de signaux vibratoires, de détection de mots-clés ou d’analyse d’images basse résolution. Le Bosgame E6 ECO, un mini-PC équipé d’un Intel Core 3 304 Wildcat Lake à 15 W, revendique jusqu’à 24 TOPS — un ordre de grandeur qui montre l’écart entre les MCU et les processeurs x86 basse consommation, mais aussi la convergence des usages.

Le compromis de l’ingénieur : veille profonde vs inférence locale

Le choix d’une architecture n’est jamais purement technique : il engage toute la chaîne de conception. Pour un compteur d’énergie intelligent, la priorité est la veille profonde. Le dispositif passe 99 % de son temps en sommeil, se réveillant périodiquement pour effectuer une mesure. Un MCU classique comme le STM32U3, avec son design near-threshold, est idéal : il minimise les fuites et offre une consommation active suffisamment basse pour les courtes périodes de calcul.

À l’opposé, un wearable de santé qui doit analyser en continu un signal ECG ou PPG pour détecter des arythmies ne peut pas se permettre de tout remonter au cloud. L’inférence locale devient indispensable, et un MCU avec NPU intégrée comme l’Apollo510 Lite ou le BG2B permet de traiter les données sur place, ne transmettant que les événements pertinents. La consommation radio, souvent dominante, est ainsi réduite drastiquement.

Entre les deux, l’approche hybride avec capteur intelligent gagne du terrain. Des capteurs dotés d’une petite IA embarquée (comme les IMU avec détection d’activité intégrée) pré-traitent les données et ne réveillent le MCU principal que lorsqu’un événement est détecté. Cette architecture en cascade permet de combiner une veille ultra-basse consommation avec une réactivité intelligente, sans nécessiter de compromis sur l’autonomie.

Vers une convergence des technologies

L’année 2026 marque aussi l’arrivée de technologies complémentaires qui renforcent l’écosystème ULP + IA. La MRAM 5 nm de Samsung, présentée en juin, promet de réduire les latences mémoire et la consommation dans les futurs SoC d’IA embarquée. Côté connectivité, le Bluetooth 6.0, finalisé en août 2025, apporte le Channel Sounding pour une localisation centimétrique et une latence audio réduite, ce qui profite directement aux wearables et aux capteurs médicaux. Le Wi-Fi 8, dévoilé par Qualcomm au CES 2026, mise sur la fiabilité et la coordination multi-points, des atouts pour les réseaux de capteurs industriels. Enfin, la consolidation de l’industrie RF, illustrée par le rachat d’Epiq Solutions par TTM Technologies pour 1,1 milliard de dollars en août 2026, pourrait à terme influencer la conception des radios intégrées aux MCU.

Les ingénieurs disposent donc en 2026 d’une palette sans précédent pour concevoir des systèmes intelligents, frugaux et autonomes. Le choix d’un microcontrôleur ne se résume plus à un compromis entre performance et consommation : il intègre désormais la capacité d’inférence locale, la gestion intelligente de l’énergie et l’écosystème logiciel associé. La révolution TinyML est en marche, et elle se joue dans les milliampères et les TOPS/W.

Sources

• Elektor Magazine – Microcontrôleurs ultra-basse consommation et IA
• Euronext – STMicroelectronics dévoile les STM32U3
• PEI France – Mouser distribue les microcontrôleurs IA Ambiq
• TechInsights – STM32V8 Bridges the MPU Gap
• EIN Presswire – ASYGN ColibryNPU
• VIPress – Microcontrôleurs pour applications ultra-basse consommation
• Ecran Mobile – Nouveaux STM32U5
• Jeking – Microcontrôleur à faible consommation

Article recherché et rédigé automatiquement · Magazine Electrosens